Lines Matching refs:Lanai
11 // The Lanai ISA supports instructions where a load/store modifies the base
26 #include "Lanai.h"
40 #define DEBUG_TYPE "lanai-mem-alu-combiner"
45 "disable-lanai-mem-alu-combiner", llvm::cl::init(false),
65 return "Lanai load / store optimization pass";
93 "Lanai memory ALU combiner pass", false, false)
96 bool isSpls(uint16_t Opcode) { return Lanai::splsIdempotent(Opcode) == Opcode; }
103 case Lanai::LDW_RI:
104 case Lanai::LDW_RR:
106 return Lanai::LDW_RI;
107 return Lanai::LDW_RR;
108 case Lanai::LDHs_RI:
109 case Lanai::LDHs_RR:
111 return Lanai::LDHs_RI;
112 return Lanai::LDHs_RR;
113 case Lanai::LDHz_RI:
114 case Lanai::LDHz_RR:
116 return Lanai::LDHz_RI;
117 return Lanai::LDHz_RR;
118 case Lanai::LDBs_RI:
119 case Lanai::LDBs_RR:
121 return Lanai::LDBs_RI;
122 return Lanai::LDBs_RR;
123 case Lanai::LDBz_RI:
124 case Lanai::LDBz_RR:
126 return Lanai::LDBz_RI;
127 return Lanai::LDBz_RR;
128 case Lanai::SW_RI:
129 case Lanai::SW_RR:
131 return Lanai::SW_RI;
132 return Lanai::SW_RR;
133 case Lanai::STB_RI:
134 case Lanai::STB_RR:
136 return Lanai::STB_RI;
137 return Lanai::STB_RR;
138 case Lanai::STH_RI:
139 case Lanai::STH_RR:
141 return Lanai::STH_RI;
142 return Lanai::STH_RR;
185 return ((Op.isReg() && Op.getReg() == Lanai::R0) ||
204 case Lanai::ADD_I_LO:
205 case Lanai::ADD_R:
207 case Lanai::SUB_I_LO:
208 case Lanai::SUB_R:
210 case Lanai::AND_I_LO:
211 case Lanai::AND_R:
213 case Lanai::OR_I_LO:
214 case Lanai::OR_R:
216 case Lanai::XOR_I_LO:
217 case Lanai::XOR_R:
219 case Lanai::SHL_R:
221 case Lanai::SRL_R:
223 case Lanai::SRA_R:
225 case Lanai::SA_I:
226 case Lanai::SL_I:
305 if (AluIter->getOpcode() != Lanai::ADD_I_LO)
308 if (Offset.isReg() && Offset.getReg() == Lanai::R0)
