Lines Matching defs:RegIdx
626 struct RegIdxOp RegIdx;
640 Op->RegIdx.Index = Index;
641 Op->RegIdx.RegInfo = RegInfo;
642 Op->RegIdx.Kind = RegKind;
652 assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
653 AsmParser.warnIfRegIndexIsAT(RegIdx.Index, StartLoc);
655 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
661 assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
663 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
669 assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
671 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
678 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
679 if (RegIdx.Index % 2 != 0)
681 return RegIdx.RegInfo->getRegClass(Mips::AFGR64RegClassID)
682 .getRegister(RegIdx.Index / 2);
688 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
689 return RegIdx.RegInfo->getRegClass(Mips::FGR64RegClassID)
690 .getRegister(RegIdx.Index);
696 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
697 return RegIdx.RegInfo->getRegClass(Mips::FGR32RegClassID)
698 .getRegister(RegIdx.Index);
704 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
705 return RegIdx.RegInfo->getRegClass(Mips::FGRH32RegClassID)
706 .getRegister(RegIdx.Index);
712 assert(isRegIdx() && (RegIdx.Kind & RegKind_FCC) && "Invalid access!");
713 return RegIdx.RegInfo->getRegClass(Mips::FCCRegClassID)
714 .getRegister(RegIdx.Index);
720 assert(isRegIdx() && (RegIdx.Kind & RegKind_MSA128) && "Invalid access!");
724 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
730 assert(isRegIdx() && (RegIdx.Kind & RegKind_MSACtrl) && "Invalid access!");
732 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
738 assert(isRegIdx() && (RegIdx.Kind & RegKind_COP0) && "Invalid access!");
740 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
746 assert(isRegIdx() && (RegIdx.Kind & RegKind_COP2) && "Invalid access!");
748 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
754 assert(isRegIdx() && (RegIdx.Kind & RegKind_COP3) && "Invalid access!");
756 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
762 assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
764 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
770 assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
772 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
778 assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
780 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
786 assert(isRegIdx() && (RegIdx.Kind & RegKind_CCR) && "Invalid access!");
788 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
794 assert(isRegIdx() && (RegIdx.Kind & RegKind_HWRegs) && "Invalid access!");
796 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
859 if (!AsmParser.useOddSPReg() && RegIdx.Index & 1)
997 assert((RegIdx.Kind & RegKind_GPR) && "Invalid access!");
1001 RegIdx.RegInfo->getRegClass(
1006 RegIdx.RegInfo->getRegClass(
1021 return isGPRAsmReg() && RegIdx.Index == 0;
1170 return Kind == k_RegPair && RegIdx.Index <= 30;
1176 if (Kind == k_RegisterIndex && RegIdx.Index == 0 &&
1177 RegIdx.Kind & RegKind_GPR)
1215 return RegIdx.Index;
1329 Op->RegIdx.Index = MOP.RegIdx.Index;
1330 Op->RegIdx.RegInfo = MOP.RegIdx.RegInfo;
1331 Op->RegIdx.Kind = MOP.RegIdx.Kind;
1338 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index <= 31;
1341 if (!(isRegIdx() && RegIdx.Kind))
1343 return ((RegIdx.Index >= 2 && RegIdx.Index <= 7)
1344 RegIdx.Index == 16 || RegIdx.Index == 17);
1347 if (!(isRegIdx() && RegIdx.Kind))
1349 return (RegIdx.Index == 0 ||
1350 (RegIdx.Index >= 2 && RegIdx.Index <= 7) ||
1351 RegIdx.Index == 17);
1354 if (!(isRegIdx() && RegIdx.Kind))
1356 return (RegIdx.Index == 0 || (RegIdx.Index >= 2 && RegIdx.Index <= 3) ||
1357 (RegIdx.Index >= 16 && RegIdx.Index <= 20));
1361 return isRegIdx() && RegIdx.Kind & RegKind_FGR && RegIdx.Index <= 31;
1364 return isRegIdx() && RegIdx.Kind & RegKind_HWRegs && RegIdx.Index <= 31;
1367 return isRegIdx() && RegIdx.Kind & RegKind_CCR && RegIdx.Index <= 31;
1370 if (!(isRegIdx() && RegIdx.Kind & RegKind_FCC))
1373 return RegIdx.Index == 0;
1374 return RegIdx.Index <= 7;
1377 return isRegIdx() && RegIdx.Kind & RegKind_ACC && RegIdx.Index <= 3;
1380 return isRegIdx() && RegIdx.Kind & RegKind_COP0 && RegIdx.Index <= 31;
1383 return isRegIdx() && RegIdx.Kind & RegKind_COP2 && RegIdx.Index <= 31;
1386 return isRegIdx() && RegIdx.Kind & RegKind_COP3 && RegIdx.Index <= 31;
1389 return isRegIdx() && RegIdx.Kind & RegKind_MSA128 && RegIdx.Index <= 31;
1392 return isRegIdx() && RegIdx.Kind & RegKind_MSACtrl && RegIdx.Index <= 7;
1431 OS << "RegIdx<" << RegIdx.Index << ":" << RegIdx.Kind << ">";
1443 OS << "RegPair<" << RegIdx.Index << "," << RegIdx.Index + 1 << ">";
