Lines Matching defs:RegIdx
817 struct RegIdxOp RegIdx;
832 Op->RegIdx.Index = Index;
833 Op->RegIdx.RegInfo = RegInfo;
834 Op->RegIdx.Kind = RegKind;
835 Op->RegIdx.Tok.Data = Str.data();
836 Op->RegIdx.Tok.Length = Str.size();
846 assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
847 AsmParser.warnIfRegIndexIsAT(RegIdx.Index, StartLoc);
849 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
855 assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
857 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
863 assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!");
865 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
872 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
873 if (RegIdx.Index % 2 != 0)
875 return RegIdx.RegInfo->getRegClass(Mips::AFGR64RegClassID)
876 .getRegister(RegIdx.Index / 2);
882 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
883 return RegIdx.RegInfo->getRegClass(Mips::FGR64RegClassID)
884 .getRegister(RegIdx.Index);
890 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
891 return RegIdx.RegInfo->getRegClass(Mips::FGR32RegClassID)
892 .getRegister(RegIdx.Index);
898 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!");
899 return RegIdx.RegInfo->getRegClass(Mips::FGRH32RegClassID)
900 .getRegister(RegIdx.Index);
906 assert(isRegIdx() && (RegIdx.Kind & RegKind_FCC) && "Invalid access!");
907 return RegIdx.RegInfo->getRegClass(Mips::FCCRegClassID)
908 .getRegister(RegIdx.Index);
914 assert(isRegIdx() && (RegIdx.Kind & RegKind_MSA128) && "Invalid access!");
918 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx
924 assert(isRegIdx() && (RegIdx.Kind & RegKind_MSACtrl) && "Invalid access!");
926 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
932 assert(isRegIdx() && (RegIdx.Kind & RegKind_COP0) && "Invalid access!");
934 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
940 assert(isRegIdx() && (RegIdx.Kind & RegKind_COP2) && "Invalid access!");
942 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
948 assert(isRegIdx() && (RegIdx.Kind & RegKind_COP3) && "Invalid access!");
950 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
956 assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
958 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
964 assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
966 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
972 assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!");
974 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
980 assert(isRegIdx() && (RegIdx.Kind & RegKind_CCR) && "Invalid access!");
982 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
988 assert(isRegIdx() && (RegIdx.Kind & RegKind_HWRegs) && "Invalid access!");
990 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index);
1074 if (!AsmParser.useOddSPReg() && RegIdx.Index & 1)
1084 if (!AsmParser.useOddSPReg() && RegIdx.Index & 1)
1222 assert((RegIdx.Kind & RegKind_GPR) && "Invalid access!");
1226 RegIdx.RegInfo->getRegClass(
1231 RegIdx.RegInfo->getRegClass(
1246 return isGPRAsmReg() && RegIdx.Index == 0;
1445 if (Kind == k_RegisterIndex && RegIdx.Index == 0 &&
1446 RegIdx.Kind & RegKind_GPR)
1486 return RegIdx.Index;
1600 Op->RegIdx.Index = MOP.RegIdx.Index;
1601 Op->RegIdx.RegInfo = MOP.RegIdx.RegInfo;
1602 Op->RegIdx.Kind = MOP.RegIdx.Kind;
1609 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index == 0;
1613 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index > 0 &&
1614 RegIdx.Index <= 31;
1618 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index <= 31;
1622 if (!(isRegIdx() && RegIdx.Kind))
1624 return ((RegIdx.Index >= 2 && RegIdx.Index <= 7)
1625 || RegIdx.Index == 16 || RegIdx.Index == 17);
1629 if (!(isRegIdx() && RegIdx.Kind))
1631 return (RegIdx.Index == 0 ||
1632 (RegIdx.Index >= 2 && RegIdx.Index <= 7) ||
1633 RegIdx.Index == 17);
1637 if (!(isRegIdx() && RegIdx.Kind))
1639 return (RegIdx.Index == 0 || (RegIdx.Index >= 2 && RegIdx.Index <= 3) ||
1640 (RegIdx.Index >= 16 && RegIdx.Index <= 20));
1645 return isRegIdx() && RegIdx.Kind & RegKind_FGR && RegIdx.Index <= 31;
1650 return isRegIdx() && RegIdx.Kind == RegKind_FGR && RegIdx.Index <= 31;
1654 return isRegIdx() && RegIdx.Kind & RegKind_HWRegs && RegIdx.Index <= 31;
1658 return isRegIdx() && RegIdx.Kind & RegKind_CCR && RegIdx.Index <= 31;
1662 if (!(isRegIdx() && RegIdx.Kind & RegKind_FCC))
1664 return RegIdx.Index <= 7;
1668 return isRegIdx() && RegIdx.Kind & RegKind_ACC && RegIdx.Index <= 3;
1672 return isRegIdx() && RegIdx.Kind & RegKind_COP0 && RegIdx.Index <= 31;
1676 return isRegIdx() && RegIdx.Kind & RegKind_COP2 && RegIdx.Index <= 31;
1680 return isRegIdx() && RegIdx.Kind & RegKind_COP3 && RegIdx.Index <= 31;
1684 return isRegIdx() && RegIdx.Kind & RegKind_MSA128 && RegIdx.Index <= 31;
1688 return isRegIdx() && RegIdx.Kind & RegKind_MSACtrl && RegIdx.Index <= 7;
1711 OS << "RegIdx<" << RegIdx.Index << ":" << RegIdx.Kind << ", "
1712 << StringRef(RegIdx.Tok.Data, RegIdx.Tok.Length) << ">";
1724 OS << "RegPair<" << RegIdx.Index << "," << RegIdx.Index + 1 << ">";
1738 StringRef Token(RegIdx.Tok.Data, RegIdx.Tok.Length);
1739 StringRef OtherToken(Other.RegIdx.Tok.Data, Other.RegIdx.Tok.Length);
