Lines Matching refs:CONFIG_SYS_IMMR
11 #define CONFIG_SYS_IMMR 0x01000000
16 #define CONFIG_SYS_FSL_DDR_ADDR (CONFIG_SYS_IMMR + 0x00080000)
17 #define CONFIG_SYS_GIC400_ADDR (CONFIG_SYS_IMMR + 0x00400000)
18 #define CONFIG_SYS_IFC_ADDR (CONFIG_SYS_IMMR + 0x00530000)
19 #define SYS_FSL_QSPI_ADDR (CONFIG_SYS_IMMR + 0x00550000)
20 #define CONFIG_SYS_FSL_ESDHC_ADDR (CONFIG_SYS_IMMR + 0x00560000)
21 #define CONFIG_SYS_FSL_CSU_ADDR (CONFIG_SYS_IMMR + 0x00510000)
22 #define CONFIG_SYS_FSL_GUTS_ADDR (CONFIG_SYS_IMMR + 0x00ee0000)
23 #define CONFIG_SYS_FSL_RST_ADDR (CONFIG_SYS_IMMR + 0x00ee00b0)
24 #define CONFIG_SYS_FSL_SCFG_ADDR (CONFIG_SYS_IMMR + 0x00570000)
25 #define CONFIG_SYS_FSL_BMAN_ADDR (CONFIG_SYS_IMMR + 0x00890000)
26 #define CONFIG_SYS_FSL_QMAN_ADDR (CONFIG_SYS_IMMR + 0x00880000)
27 #define CONFIG_SYS_FSL_FMAN_ADDR (CONFIG_SYS_IMMR + 0x00a00000)
28 #define CONFIG_SYS_FSL_SERDES_ADDR (CONFIG_SYS_IMMR + 0x00ea0000)
29 #define CONFIG_SYS_FSL_DCFG_ADDR (CONFIG_SYS_IMMR + 0x00ee0000)
30 #define CONFIG_SYS_FSL_CLK_ADDR (CONFIG_SYS_IMMR + 0x00ee1000)
31 #define CONFIG_SYS_NS16550_COM1 (CONFIG_SYS_IMMR + 0x011c0500)
32 #define CONFIG_SYS_NS16550_COM2 (CONFIG_SYS_IMMR + 0x011c0600)
33 #define CONFIG_SYS_NS16550_COM3 (CONFIG_SYS_IMMR + 0x011d0500)
34 #define CONFIG_SYS_NS16550_COM4 (CONFIG_SYS_IMMR + 0x011d0600)
35 #define CONFIG_SYS_XHCI_USB1_ADDR (CONFIG_SYS_IMMR + 0x01f00000)
36 #define CONFIG_SYS_XHCI_USB2_ADDR (CONFIG_SYS_IMMR + 0x02000000)
37 #define CONFIG_SYS_XHCI_USB3_ADDR (CONFIG_SYS_IMMR + 0x02100000)
38 #define CONFIG_SYS_EHCI_USB1_ADDR (CONFIG_SYS_IMMR + 0x07600000)
39 #define CONFIG_SYS_PCIE1_ADDR (CONFIG_SYS_IMMR + 0x2400000)
40 #define CONFIG_SYS_PCIE2_ADDR (CONFIG_SYS_IMMR + 0x2500000)
41 #define CONFIG_SYS_PCIE3_ADDR (CONFIG_SYS_IMMR + 0x2600000)
42 #define CONFIG_SYS_SEC_MON_ADDR (CONFIG_SYS_IMMR + 0xe90000)
43 #define CONFIG_SYS_SFP_ADDR (CONFIG_SYS_IMMR + 0xe80200)
74 #define I2C1_BASE_ADDR (CONFIG_SYS_IMMR + 0x01180000)
75 #define I2C2_BASE_ADDR (CONFIG_SYS_IMMR + 0x01190000)
76 #define I2C3_BASE_ADDR (CONFIG_SYS_IMMR + 0x011a0000)
77 #define I2C4_BASE_ADDR (CONFIG_SYS_IMMR + 0x011b0000)
79 #define WDOG1_BASE_ADDR (CONFIG_SYS_IMMR + 0x01ad0000)
81 #define QSPI0_BASE_ADDR (CONFIG_SYS_IMMR + 0x00550000)
82 #define DSPI1_BASE_ADDR (CONFIG_SYS_IMMR + 0x01100000)
84 #define GPIO1_BASE_ADDR (CONFIG_SYS_IMMR + 0x1300000)
85 #define GPIO2_BASE_ADDR (CONFIG_SYS_IMMR + 0x1310000)
86 #define GPIO3_BASE_ADDR (CONFIG_SYS_IMMR + 0x1320000)
87 #define GPIO4_BASE_ADDR (CONFIG_SYS_IMMR + 0x1330000)
89 #define LPUART_BASE (CONFIG_SYS_IMMR + 0x01950000)
91 #define AHCI_BASE_ADDR (CONFIG_SYS_IMMR + 0x02200000)
194 (CONFIG_SYS_IMMR + CONFIG_SYS_FSL_FM1_OFFSET)
196 (CONFIG_SYS_IMMR + CONFIG_SYS_FSL_FM1_DTSEC1_OFFSET)
201 (CONFIG_SYS_IMMR + CONFIG_SYS_FSL_SEC_OFFSET)
203 (CONFIG_SYS_IMMR + CONFIG_SYS_FSL_JR0_OFFSET)
