| /external/clang/test/PCH/ |
| designated-init.c.h | 45 struct Q1 {
52 (struct Q1){ "foo", "bar" },
57 extern struct Q1 *foo();
|
| /external/clang/test/CodeGen/ |
| partial-reinitialization1.c | 4 struct Q1 {
12 (struct Q1){ "foo", "bar" },
19 (struct Q1){ "foo", "bar" },
|
| /external/libxaac/decoder/armv7/ |
| ixheaacd_tns_ar_filter_fixed.s | 140 VDUP.32 Q1, R14 @Q1= accu = 0
142 VMLAL.S32 Q1, D10, D12
144 VMLAL.S32 Q1, D11, D13
176 VDUP.32 Q1, R14 @Q1= accu = 0
180 VMLAL.S32 Q1, D10, D12
181 VMLAL.S32 Q1, D11, D13
182 VMLAL.S32 Q1, D22, D18
183 VMLAL.S32 Q1, D23, D1
[all...] |
| ixheaacd_esbr_fwd_modulation.s | 41 VSHR.S32 Q1, Q1, #4
52 VQSUB.S32 Q5, Q1, Q3
55 VADD.S32 Q7, Q1, Q3
91 VQSUB.S64 Q1, Q3, Q4
94 VSHRN.I64 D2, Q1, #31
|
| ia_xheaacd_mps_reoder_mulshift_acc.s | 45 VLD1.32 {Q0, Q1}, [R8]
47 VST1.32 {Q0, Q1}, [R7]
59 VLD1.32 {Q0, Q1}, [R8]! @LOADING values from R0 Sr_fix
72 VMULL.S32 Q1, D6, D14
75 VSHR.S64 Q1, Q1, #31
85 VSUB.I64 Q13, Q13, Q1
103 VLD1.32 {Q0, Q1}, [R8]! @LOADING values from R0 Sr_fix
116 VMULL.S32 Q1, D6, D14
124 VSHR.S64 Q1, Q1, #3
[all...] |
| ixheaacd_calcmaxspectralline.s | 41 VABS.S32 Q1, Q1
46 VORR Q3, Q1, Q3
|
| ixheaacd_dct3_32.s | 54 VLD1.32 {Q1}, [R7], R12
57 VREV64.32 Q1, Q1
63 VSHR.S32 Q1, Q1, #7
65 VADD.I32 Q2, Q1, Q0
86 VLD1.32 {Q1}, [R7], R12
89 VREV64.32 Q1, Q1
95 VSHR.S32 Q1, Q1, #
[all...] |
| ixheaacd_esbr_cos_sin_mod_loop1.s | 55 VQSUB.S64 Q1, Q5, Q2
58 VSHRN.I64 D2, Q1, #32
81 VQSUB.S64 Q1, Q4, Q3
84 VSHRN.I64 D2, Q1, #32
107 VQSUB.S64 Q1, Q5, Q2
110 VSHRN.I64 D2, Q1, #32
133 VQSUB.S64 Q1, Q4, Q3
136 VSHRN.I64 D2, Q1, #32
|
| ixheaacd_no_lap1.s | 36 VDUP.32 Q1, R2
45 VQSHL.S32 Q15, Q0, Q1
59 VQSHL.S32 Q12, Q3, Q1
72 VQSHL.S32 Q15, Q0, Q1
91 VQSHL.S32 Q12, Q3, Q1
|
| ixheaacd_dec_DCT2_64_asm.s | 45 VLD2.32 {Q0, Q1}, [R0]!
51 VREV64.32 Q1, Q1
53 VST1.32 {Q1}, [R2]
85 VLD2.32 {Q0, Q1}, [R0]!
96 VSUB.I32 Q11, Q3, Q1
98 VADD.I32 Q10, Q3, Q1
115 VLD2.32 {Q0, Q1}, [R0]!
143 VSUB.I32 Q11, Q3, Q1
145 VADD.I32 Q10, Q3, Q1
[all...] |
| ia_xheaacd_mps_mulshift.s | 31 VLD1.32 {Q0, Q1}, [R0]! @LOADING values from R0
|
| ixheaacd_post_twiddle_overlap.s | 191 VLD2.32 {Q0, Q1}, [R1], R12
196 VREV64.16 Q1, Q1
249 VMULL.U16 Q1, D24, D18
256 VSHR.U32 Q1, Q1, #16
258 VMLAL.S16 Q1, D25, D18
264 VNEG.S32 Q1, Q1
266 VADD.I32 Q15, Q15, Q1
[all...] |
| ixheaacd_post_twiddle.s | 160 VMULL.U16 Q1, D24, D10
176 VSHR.U32 Q1, Q1, #16
182 VMLAL.S16 Q1, D25, D10
188 VADD.I32 Q7, Q15, Q1
268 VMULL.U16 Q1, D24, D10
284 VSHR.U32 Q1, Q1, #16
290 VMLAL.S16 Q1, D25, D10
296 VADD.I32 Q7, Q15, Q1
[all...] |
| ixheaacd_calc_post_twid.s | 67 VNEG.S32 Q1, Q1
|
| ixheaacd_overlap_add1.s | 60 VREV64.16 Q1, Q1
115 VREV64.16 Q1, Q1
168 VREV64.16 Q1, Q1
220 VREV64.16 Q1, Q1
|
| /external/llvm/unittests/ExecutionEngine/Orc/ |
| RPCUtilsTest.cpp | 81 Queue Q1, Q2;
82 QueueChannel C1(Q1, Q2);
83 QueueChannel C2(Q2, Q1);
110 Queue Q1, Q2;
111 QueueChannel C1(Q1, Q2);
112 QueueChannel C2(Q2, Q1);
140 Queue Q1, Q2;
141 QueueChannel C1(Q1, Q2);
142 QueueChannel C2(Q2, Q1);
190 // Queue Q1, Q2
[all...] |
| /external/clang/test/CodeGenCXX/ |
| copy-assign-synthesis.cpp | 44 Q() : Q1(30), Q2(31) {}
45 int Q1;
48 printf("Q1 = %d Q2 = %d\n", Q1, Q2);
62 q1.pr(); q2.pr();
65 Q q1, q2; member in struct:X
|
| copy-assign-synthesis-1.cpp | 59 Q() : Q1(30), Q2(31) {}
60 int Q1;
63 printf("Q1 = %d Q2 = %d\n", Q1, Q2);
77 q1.pr(); q2.pr();
80 Q q1, q2; member in struct:X
|
| /external/libxaac/decoder/ |
| ixheaacd_constants.h | 27 #define Q1 2
|
| /external/libhevc/common/arm/ |
| ihevc_resi_trans_32x32_a9q.s | 226 VSUB.S16 Q1, Q4, Q5 @ eo[k] = e[k] - e[16-k] k->1-8 row 1 -- dual issue
447 VMULL.S16 Q1,D20,D4 @o[0][0-3]* R2 -- dual issue
448 VMLAL.S16 Q1,D21,D5 @o[0][4-7]* R2
449 VMLAL.S16 Q1,D22,D6 @o[0][8-11]* R2
450 VMLAL.S16 Q1,D23,D7 @o[0][12-15]* R2
531 VTRN.32 Q1, Q5 @ R2
545 VADD.S32 Q1, Q1, Q5 @ R2
552 VADD.S32 Q9, Q1, Q9 @ R2
554 VMULL.S16 Q1,D20,D4 @o[0][0-3]* R
[all...] |
| /frameworks/av/media/libstagefright/codecs/amrwbenc/src/asm/ARMV7/ |
| Dot_p_neon.s | 39 VLD1.S16 {Q0, Q1}, [r0]! @load 16 Word16 x[]
51 VLD1.S16 {Q0, Q1}, [r1]! @load 16 Word16 y[]
67 VLD1.S16 {Q0, Q1}, [r0]! @load 16 Word16 x[]
76 VLD1.S16 {Q0, Q1}, [r0]!
99 VLD1.S16 {Q0, Q1}, [r0]!
|
| /external/swiftshader/third_party/llvm-7.0/llvm/unittests/ExecutionEngine/Orc/ |
| QueueChannel.h | 137 auto Q1 = std::make_shared<Queue>();
139 auto C1 = llvm::make_unique<QueueChannel>(Q1, Q2);
140 auto C2 = llvm::make_unique<QueueChannel>(Q2, Q1);
|
| /bionic/libm/upstream-freebsd/lib/msun/src/ |
| s_expm1f.c | 36 Q1 = -3.3333212137e-2, /* -0x888868.0p-28 */
92 r1 = one+hxs*(Q1+hxs*Q2);
|
| s_expm1.c | 42 * R1(z) ~ 1.0 + Q1*z + Q2*z**2 + Q3*z**3 + Q4*z**4 + Q5*z**5
43 * where Q1 = -1.6666666666666567384E-2,
51 * | 1.0+Q1*z+...+Q5*z - R1(z) | <= 2
124 Q1 = -3.33333333333331316428e-02, /* BFA11111 111110F4 */
186 r1 = one+hxs*(Q1+hxs*(Q2+hxs*(Q3+hxs*(Q4+hxs*Q5))));
|
| /external/fdlibm/ |
| s_expm1.c | 39 * R1(z) ~ 1.0 + Q1*z + Q2*z**2 + Q3*z**3 + Q4*z**4 + Q5*z**5
40 * where Q1 = -1.6666666666666567384E-2,
45 * (where z=r*r, and the values of Q1 to Q5 are listed below)
48 * | 1.0+Q1*z+...+Q5*z - R1(z) | <= 2
123 Q1 = -3.33333333333331316428e-02, /* BFA11111 111110F4 */
187 r1 = one+hxs*(Q1+hxs*(Q2+hxs*(Q3+hxs*(Q4+hxs*Q5))));
|
