/device/linaro/bootloader/edk2/ArmVirtPkg/Library/BaseCachingPciExpressLib/ |
BaseCachingPciExpressLib.inf | 22 FILE_GUID = 3f3ffd80-04dc-4a2b-9d25-ecca55c2e520
|
/art/test/705-register-conflict/src/ |
Main.java | 31 double d24 = 0, d25 = 0, d26 = 0, d27 = 0, d28 = 0, d29 = 0, d30 = 0, d31 = 0; local 58 d25 = d24 + 1; 59 d26 = d25 + 1; 71 + d24 + d25 + d26 + d27 + d28 + d29 + d30 + d31;
|
/external/llvm/test/MC/ARM/ |
pr22395-2.s | 10 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 15 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 20 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 25 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 30 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 35 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
|
neont2-pairwise-encoding.s | 45 vpadal.u8 d14, d25 58 @ CHECK: vpadal.u8 d14, d25 @ encoding: [0xb0,0xff,0xa9,0xe6] 73 vpmin.u16 d20, d25, d14 81 @ CHECK: vpmin.u16 d20, d25, d14 @ encoding: [0x59,0xff,0x9e,0x4a] 91 vpmax.u32 d8, d25, d12 99 @ CHECK: vpmax.u32 d8, d25, d12 @ encoding: [0x29,0xff,0x8c,0x8a]
|
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/ARM/ |
pr22395-2.s | 10 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 15 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 20 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 25 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 30 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 35 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
|
neont2-pairwise-encoding.s | 45 vpadal.u8 d14, d25 58 @ CHECK: vpadal.u8 d14, d25 @ encoding: [0xb0,0xff,0xa9,0xe6] 73 vpmin.u16 d20, d25, d14 81 @ CHECK: vpmin.u16 d20, d25, d14 @ encoding: [0x59,0xff,0x9e,0x4a] 91 vpmax.u32 d8, d25, d12 99 @ CHECK: vpmax.u32 d8, d25, d12 @ encoding: [0x29,0xff,0x8c,0x8a]
|
/external/libavc/encoder/arm/ |
ih264e_half_pel.s | 175 vqrshrun.s16 d25, q9, #5 @// (a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 + 16) >> 5 (column3,row1) 178 vst1.8 {d23, d24, d25}, [r1], r3 @//Store dest row1 353 vext.16 d31, d24, d25, #1 @//extract a[5] (set4) 362 vext.16 d31, d25, d25, #1 @//extract a[5] (set5) ;//here only first element in the row is valid 367 vext.16 d30, d24, d25, #2 @//extract a[2] (set5) 370 vext.16 d29, d24, d25, #3 @//extract a[3] (set5) 372 vext.16 d31, d24, d25, #1 @//extract a[1] (set5) 379 vmlsl.s16 q11, d25, d0[0] @// a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 (set5) 458 vext.16 d31, d24, d25, #1 @//extract a[5] (set4 [all...] |
/external/libhevc/common/arm/ |
ihevc_intra_pred_luma_vert.s | 211 @vaddl.s8 q1, d25, d27 213 vqmovun.s16 d25, q0 215 @vmovn.u16 d25, q0 224 vbsl d10, d25, d16 236 vshr.s64 d25, d25, #8 240 vbsl d6, d25, d16 246 vshr.s64 d25, d25, #8 265 vbsl d10, d25, d1 [all...] |
ihevc_inter_pred_chroma_horz.s | 127 vdup.8 d25,d2[1] @coeffabs_1 = vdup_lane_u8(coeffabs, 1) 175 vmull.u8 q15,d2,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 183 vmull.u8 q14,d3,d25 212 vmull.u8 q11,d10,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 238 vmull.u8 q10,d11,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 250 vmull.u8 q15,d2,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 267 vmull.u8 q14,d3,d25 297 vmull.u8 q11,d10,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 311 vmull.u8 q10,d11,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 319 vmull.u8 q15,d2,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3) [all...] |
ihevc_inter_pred_chroma_horz_w16out.s | 129 vdup.8 d25,d2[1] @coeffabs_1 = vdup_lane_u8(coeffabs, 1) 194 vmull.u8 q15,d2,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 202 vmull.u8 q14,d3,d25 225 vmull.u8 q11,d10,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 253 vmull.u8 q10,d11,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 266 vmull.u8 q15,d2,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 278 vmull.u8 q14,d3,d25 306 vmull.u8 q11,d10,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 320 vmull.u8 q10,d11,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3)@ 328 vmull.u8 q15,d2,d25 @mul_res = vmull_u8(src[0_3], coeffabs_3) [all...] |
ihevc_inter_pred_filters_luma_vert_w16inp.s | 131 vdup.16 d25,d0[3] @coeffabs_3 = vdup_lane_u8(coeffabs, 3)@ 159 vmlal.s16 q4,d3,d25 @mul_res1 = vmlal_u8(mul_res1, src_tmp4, coeffabs_3)@ 175 vmlal.s16 q5,d4,d25 @mul_res2 = vmlal_u8(mul_res2, src_tmp1, coeffabs_3)@ 190 vmlal.s16 q6,d5,d25 202 vmlal.s16 q7,d6,d25 230 vmlal.s16 q4,d3,d25 @mul_res1 = vmlal_u8(mul_res1, src_tmp4, coeffabs_3)@ 244 vmlal.s16 q5,d4,d25 @mul_res2 = vmlal_u8(mul_res2, src_tmp1, coeffabs_3)@ 266 vmlal.s16 q6,d5,d25 289 vmlal.s16 q7,d6,d25 313 vmlal.s16 q4,d3,d25 @mul_res1 = vmlal_u8(mul_res1, src_tmp4, coeffabs_3) [all...] |
ihevc_inter_pred_luma_vert_w16inp_w16out.s | 139 vdup.16 d25,d0[3] @coeffabs_3 = vdup_lane_u8(coeffabs, 3)@ 169 vmlal.s16 q4,d3,d25 @mul_res1 = vmlal_u8(mul_res1, src_tmp4, coeffabs_3)@ 185 vmlal.s16 q5,d4,d25 @mul_res2 = vmlal_u8(mul_res2, src_tmp1, coeffabs_3)@ 200 vmlal.s16 q6,d5,d25 213 vmlal.s16 q7,d6,d25 243 vmlal.s16 q4,d3,d25 @mul_res1 = vmlal_u8(mul_res1, src_tmp4, coeffabs_3)@ 258 vmlal.s16 q5,d4,d25 @mul_res2 = vmlal_u8(mul_res2, src_tmp1, coeffabs_3)@ 281 vmlal.s16 q6,d5,d25 305 vmlal.s16 q7,d6,d25 330 vmlal.s16 q4,d3,d25 @mul_res1 = vmlal_u8(mul_res1, src_tmp4, coeffabs_3) [all...] |
ihevc_intra_pred_chroma_mode2.s | 158 vrev64.8 d25,d9 183 vst2.8 {d24,d25},[r6],r5 224 vrev64.8 d25,d9 245 vst2.8 {d24,d25},[r6],r5
|
ihevc_intra_pred_chroma_mode_27_to_33.s | 189 vdup.8 d25,d4[3] @(iv) 219 vsub.u8 d24,d1,d25 @(iv)32-fract(dup_const_32_fract) 226 vmlal.u8 q11,d21,d25 @(iv)vmull_u8(ref_main_idx_1, dup_const_fract) 249 vdup.8 d25,d4[7] @(viii) 296 vsub.u8 d24,d1,d25 @(viii)32-fract(dup_const_32_fract) 305 vmlal.u8 q11,d21,d25 @(viii)vmull_u8(ref_main_idx_1, dup_const_fract) 341 vdup.8 d25,d4[3] @(iv) 360 vsub.u8 d24,d1,d25 @(iv)32-fract(dup_const_32_fract) 368 vmlal.u8 q11,d21,d25 @(iv)vmull_u8(ref_main_idx_1, dup_const_fract) 371 vdup.8 d25,d4[7] @(viii [all...] |
ihevc_intra_pred_filters_chroma_mode_19_to_25.s | 297 vdup.8 d25,d4[3] @(iv) 327 vsub.u8 d24,d1,d25 @(iv)32-fract(dup_const_32_fract) 333 vmlal.u8 q11,d21,d25 @(iv)vmull_u8(ref_main_idx_1, dup_const_fract) 354 vdup.8 d25,d4[7] @(viii) 405 vsub.u8 d24,d1,d25 @(viii)32-fract(dup_const_32_fract) 414 vmlal.u8 q11,d21,d25 @(viii)vmull_u8(ref_main_idx_1, dup_const_fract) 451 vdup.8 d25,d4[3] @(iv) 474 vsub.u8 d24,d1,d25 @(iv)32-fract(dup_const_32_fract) 480 vmlal.u8 q11,d21,d25 @(iv)vmull_u8(ref_main_idx_1, dup_const_fract) 485 vdup.8 d25,d4[7] @(viii [all...] |
/external/libvpx/config/arm-neon/vpx_dsp/arm/ |
loopfilter_16_neon.asm.S | 78 vst1.u8 {d25}, [r8,:64], r1 @ store op1 109 vst1.u8 {d25}, [r8,:64], r1 @ store op4 232 vswp d23, d25 234 vst4.8 {d23[0], d24[0], d25[0], d26[0]}, [r0], r1 235 vst4.8 {d23[1], d24[1], d25[1], d26[1]}, [r0], r1 236 vst4.8 {d23[2], d24[2], d25[2], d26[2]}, [r0], r1 237 vst4.8 {d23[3], d24[3], d25[3], d26[3]}, [r0], r1 238 vst4.8 {d23[4], d24[4], d25[4], d26[4]}, [r0], r1 239 vst4.8 {d23[5], d24[5], d25[5], d26[5]}, [r0], r1 240 vst4.8 {d23[6], d24[6], d25[6], d26[6]}, [r0], r [all...] |
/external/swiftshader/third_party/LLVM/test/MC/ARM/ |
neont2-pairwise-encoding.s | 45 vpadal.u8 d14, d25 58 @ CHECK: vpadal.u8 d14, d25 @ encoding: [0xb0,0xff,0xa9,0xe6] 73 vpmin.u16 d20, d25, d14 81 @ CHECK: vpmin.u16 d20, d25, d14 @ encoding: [0x59,0xff,0x9e,0x4a] 91 vpmax.u32 d8, d25, d12 99 @ CHECK: vpmax.u32 d8, d25, d12 @ encoding: [0x29,0xff,0x8c,0x8a]
|
/art/test/658-fp-read-barrier/src/ |
Main.java | 79 double d25 = main.field25; local 94 d25 + d26 + d27 + d28 + d29 + d30 + d31 + d32;
|
/external/libvpx/libvpx/vpx_dsp/arm/ |
loopfilter_16_neon.asm | 68 vst1.u8 {d25}, [r8@64], r1 ; store op1 99 vst1.u8 {d25}, [r8@64], r1 ; store op4 219 vswp d23, d25 221 vst4.8 {d23[0], d24[0], d25[0], d26[0]}, [r0], r1 222 vst4.8 {d23[1], d24[1], d25[1], d26[1]}, [r0], r1 223 vst4.8 {d23[2], d24[2], d25[2], d26[2]}, [r0], r1 224 vst4.8 {d23[3], d24[3], d25[3], d26[3]}, [r0], r1 225 vst4.8 {d23[4], d24[4], d25[4], d26[4]}, [r0], r1 226 vst4.8 {d23[5], d24[5], d25[5], d26[5]}, [r0], r1 227 vst4.8 {d23[6], d24[6], d25[6], d26[6]}, [r0], r [all...] |
/external/libhevc/common/arm64/ |
ihevc_intra_pred_luma_vert.s | 211 //vaddl.s8 q1, d25, d27 215 //vmovn.u16 d25, q0 236 sshr d25, d25,#8 246 sshr d25, d25,#8 271 sshr d25, d25,#8 284 sshr d25, d25,# [all...] |
/external/capstone/suite/MC/ARM/ |
neont2-pairwise-encoding.s.cs | 21 0xb0,0xff,0xa9,0xe6 = vpadal.u8 d14, d25 34 0x59,0xff,0x9e,0x4a = vpmin.u16 d20, d25, d14 package 42 0x29,0xff,0x8c,0x8a = vpmax.u32 d8, d25, d12 package
|
/external/vixl/test/aarch32/ |
test-assembler-cond-dt-drt-drd-drn-drm-float-not-f16-a32.cc | 111 {{F64, d11, d25, d14}, false, al, "F64 d11 d25 d14", "F64_d11_d25_d14"}, 129 {{F32, d1, d15, d25}, false, al, "F32 d1 d15 d25", "F32_d1_d15_d25"}, 160 {{F64, d20, d25, d20}, false, al, "F64 d20 d25 d20", "F64_d20_d25_d20"}, 179 {{F64, d25, d23, d24}, false, al, "F64 d25 d23 d24", "F64_d25_d23_d24"}, 185 {{F32, d25, d23, d17}, false, al, "F32 d25 d23 d17", "F32_d25_d23_d17"} [all...] |
test-assembler-cond-dt-drt-drd-drn-drm-float-not-f16-t32.cc | 111 {{F64, d11, d25, d14}, false, al, "F64 d11 d25 d14", "F64_d11_d25_d14"}, 129 {{F32, d1, d15, d25}, false, al, "F32 d1 d15 d25", "F32_d1_d15_d25"}, 160 {{F64, d20, d25, d20}, false, al, "F64 d20 d25 d20", "F64_d20_d25_d20"}, 179 {{F64, d25, d23, d24}, false, al, "F64 d25 d23 d24", "F64_d25_d23_d24"}, 185 {{F32, d25, d23, d17}, false, al, "F32 d25 d23 d17", "F32_d25_d23_d17"} [all...] |
test-simulator-cond-dt-drt-drd-drn-drm-float-f64-a32.cc | 402 {{F64, d16, d17, d25}, 403 "F64 d16 d17 d25", 467 {{F64, d27, d25, d7}, 468 "F64 d27 d25 d7", 497 {{F64, d25, d14, d25}, 498 "F64 d25 d14 d25", 552 {{F64, d25, d29, d17}, 553 "F64 d25 d29 d17" [all...] |
test-simulator-cond-dt-drt-drd-drn-drm-float-f64-t32.cc | 402 {{F64, d16, d17, d25}, 403 "F64 d16 d17 d25", 467 {{F64, d27, d25, d7}, 468 "F64 d27 d25 d7", 497 {{F64, d25, d14, d25}, 498 "F64 d25 d14 d25", 552 {{F64, d25, d29, d17}, 553 "F64 d25 d29 d17" [all...] |