/external/llvm/test/MC/AArch64/ |
neon-scalar-rounding-shift.s | 7 srshl d17, d31, d8 9 // CHECK: srshl d17, d31, d8 // encoding: [0xf1,0x57,0xe8,0x5e] 14 urshl d17, d31, d8 16 // CHECK: urshl d17, d31, d8 // encoding: [0xf1,0x57,0xe8,0x7e]
|
neon-scalar-shift.s | 6 sshl d17, d31, d8 8 // CHECK: sshl d17, d31, d8 // encoding: [0xf1,0x47,0xe8,0x5e] 13 ushl d17, d31, d8 15 // CHECK: ushl d17, d31, d8 // encoding: [0xf1,0x47,0xe8,0x7e]
|
arm64-nv-cond.s | 3 fcsel d28,d31,d31,nv 8 // CHECK: fcsel d28, d31, d31, nv // encoding: [0xfc,0xff,0x7f,0x1e]
|
neon-scalar-add-sub.s | 6 add d31, d0, d16 8 // CHECK: add d31, d0, d16 // encoding: [0x1f,0x84,0xf0,0x5e]
|
neon-scalar-saturating-rounding-shift.s | 9 sqrshl d17, d31, d8 14 // CHECK: sqrshl d17, d31, d8 // encoding: [0xf1,0x5f,0xe8,0x5e] 22 uqrshl d17, d31, d8 27 // CHECK: uqrshl d17, d31, d8 // encoding: [0xf1,0x5f,0xe8,0x7e]
|
neon-scalar-saturating-shift.s | 9 sqshl d17, d31, d8 14 // CHECK: sqshl d17, d31, d8 // encoding: [0xf1,0x4f,0xe8,0x5e] 22 uqshl d17, d31, d8 27 // CHECK: uqshl d17, d31, d8 // encoding: [0xf1,0x4f,0xe8,0x7e]
|
neon-scalar-saturating-add-sub.s | 9 sqadd d17, d31, d8 14 // CHECK: sqadd d17, d31, d8 // encoding: [0xf1,0x0f,0xe8,0x5e] 22 uqadd d17, d31, d8 27 // CHECK: uqadd d17, d31, d8 // encoding: [0xf1,0x0f,0xe8,0x7e] 35 sqsub d17, d31, d8 40 // CHECK: sqsub d17, d31, d8 // encoding: [0xf1,0x2f,0xe8,0x5e] 48 uqsub d17, d31, d8 53 // CHECK: uqsub d17, d31, d8 // encoding: [0xf1,0x2f,0xe8,0x7e]
|
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/AArch64/ |
neon-scalar-rounding-shift.s | 7 srshl d17, d31, d8 9 // CHECK: srshl d17, d31, d8 // encoding: [0xf1,0x57,0xe8,0x5e] 14 urshl d17, d31, d8 16 // CHECK: urshl d17, d31, d8 // encoding: [0xf1,0x57,0xe8,0x7e]
|
neon-scalar-shift.s | 6 sshl d17, d31, d8 8 // CHECK: sshl d17, d31, d8 // encoding: [0xf1,0x47,0xe8,0x5e] 13 ushl d17, d31, d8 15 // CHECK: ushl d17, d31, d8 // encoding: [0xf1,0x47,0xe8,0x7e]
|
arm64-nv-cond.s | 3 fcsel d28,d31,d31,nv 8 // CHECK: fcsel d28, d31, d31, nv // encoding: [0xfc,0xff,0x7f,0x1e]
|
neon-scalar-add-sub.s | 6 add d31, d0, d16 8 // CHECK: add d31, d0, d16 // encoding: [0x1f,0x84,0xf0,0x5e]
|
neon-scalar-saturating-rounding-shift.s | 9 sqrshl d17, d31, d8 14 // CHECK: sqrshl d17, d31, d8 // encoding: [0xf1,0x5f,0xe8,0x5e] 22 uqrshl d17, d31, d8 27 // CHECK: uqrshl d17, d31, d8 // encoding: [0xf1,0x5f,0xe8,0x7e]
|
neon-scalar-saturating-shift.s | 9 sqshl d17, d31, d8 14 // CHECK: sqshl d17, d31, d8 // encoding: [0xf1,0x4f,0xe8,0x5e] 22 uqshl d17, d31, d8 27 // CHECK: uqshl d17, d31, d8 // encoding: [0xf1,0x4f,0xe8,0x7e]
|
neon-scalar-saturating-add-sub.s | 9 sqadd d17, d31, d8 14 // CHECK: sqadd d17, d31, d8 // encoding: [0xf1,0x0f,0xe8,0x5e] 22 uqadd d17, d31, d8 27 // CHECK: uqadd d17, d31, d8 // encoding: [0xf1,0x0f,0xe8,0x7e] 35 sqsub d17, d31, d8 40 // CHECK: sqsub d17, d31, d8 // encoding: [0xf1,0x2f,0xe8,0x5e] 48 uqsub d17, d31, d8 53 // CHECK: uqsub d17, d31, d8 // encoding: [0xf1,0x2f,0xe8,0x7e]
|
/external/capstone/suite/MC/AArch64/ |
neon-scalar-rounding-shift.s.cs | 2 0xf1,0x57,0xe8,0x5e = srshl d17, d31, d8 3 0xf1,0x57,0xe8,0x7e = urshl d17, d31, d8 package
|
neon-scalar-shift.s.cs | 2 0xf1,0x47,0xe8,0x5e = sshl d17, d31, d8 3 0xf1,0x47,0xe8,0x7e = ushl d17, d31, d8 package
|
neon-scalar-add-sub.s.cs | 2 0x1f,0x84,0xf0,0x5e = add d31, d0, d16
|
neon-scalar-saturating-rounding-shift.s.cs | 5 0xf1,0x5f,0xe8,0x5e = sqrshl d17, d31, d8 package 9 0xf1,0x5f,0xe8,0x7e = uqrshl d17, d31, d8 package
|
neon-scalar-saturating-shift.s.cs | 5 0xf1,0x4f,0xe8,0x5e = sqshl d17, d31, d8 package 9 0xf1,0x4f,0xe8,0x7e = uqshl d17, d31, d8 package
|
/external/llvm/test/MC/ARM/ |
pr22395-2.s | 9 vldmia r0, {d16-d31} 10 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 14 vldmia r0, {d16-d31} 15 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 19 vldmia r0, {d16-d31} 20 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 24 vldmia r0, {d16-d31} 25 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 29 vldmia r0, {d16-d31} 30 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} [all...] |
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/ARM/ |
pr22395-2.s | 9 vldmia r0, {d16-d31} 10 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 14 vldmia r0, {d16-d31} 15 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 19 vldmia r0, {d16-d31} 20 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 24 vldmia r0, {d16-d31} 25 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} 29 vldmia r0, {d16-d31} 30 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31} [all...] |
vfp-aliases-diagnostics.s | 16 @ CHECK: error: operand must be a list of registers in range [d0, d31] 19 @ CHECK: error: operand must be a list of registers in range [d0, d31] 23 @ CHECK: error: operand must be a list of registers in range [d0, d31] 26 @ CHECK: error: operand must be a list of registers in range [d0, d31] 34 @ CHECK: error: operand must be a list of registers in range [d0, d31] 37 @ CHECK: error: operand must be a list of registers in range [d0, d31] 40 @ CHECK: error: operand must be a list of registers in range [d0, d31] 43 @ CHECK: error: operand must be a list of registers in range [d0, d31]
|
/external/libavc/encoder/arm/ |
ih264e_half_pel.s | 103 vext.8 d31, d2, d3, #5 @//extract a[5] (column1,row0) 106 vaddl.u8 q4, d31, d2 @// a0 + a5 (column1,row0) 116 vext.8 d31, d2, d3, #2 @//extract a[2] (column1,row0) 119 vmlal.u8 q4, d31, d1 @// a0 + a5 + 20a2 (column1,row0) 129 vext.8 d31, d2, d3, #3 @//extract a[3] (column1,row0) 132 vmlal.u8 q4, d31, d1 @// a0 + a5 + 20a2 + 20a3 (column1,row0) 142 vext.8 d31, d2, d3, #1 @//extract a[1] (column1,row0) 145 vmlsl.u8 q4, d31, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 (column1,row0) 155 vext.8 d31, d2, d3, #4 @//extract a[4] (column1,row0) 158 vmlsl.u8 q4, d31, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 (column1,row0 [all...] |
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/AArch64/SVE/ |
insr.s | 76 insr z31.d, d31 77 // CHECK-INST: insr z31.d, d31 104 insr z4.d, d31 105 // CHECK-INST: insr z4.d, d31
|
/art/test/705-register-conflict/src/ |
Main.java | 31 double d24 = 0, d25 = 0, d26 = 0, d27 = 0, d28 = 0, d29 = 0, d30 = 0, d31 = 0; local 64 d31 = d30 + 1; 66 b = d31; 71 + d24 + d25 + d26 + d27 + d28 + d29 + d30 + d31;
|