/external/tensorflow/tensorflow/compiler/xla/service/gpu/ |
stream_assignment_test.cc | 90 // d10 d11 -- layer 1 106 HloInstruction* d10 = local 111 builder.AddInstruction(CreateCanonicalDot(f32_2x2_, params[0], d10)); 113 builder.AddInstruction(CreateCanonicalDot(f32_2x2_, d10, d11)); 128 EXPECT_NE(assignment->StreamNumberForHlo(*d10),
|
/external/libhevc/common/arm/ |
ihevc_itrans_recon_16x16.s | 223 vld1.16 d10,[r0],r6 237 @ d10 =r0 258 vmull.s16 q6,d10,d0[0] 260 vmull.s16 q7,d10,d0[0] 262 vmull.s16 q8,d10,d0[0] 264 vmull.s16 q9,d10,d0[0] 306 vld1.16 d10,[r0],r6 345 vmlal.s16 q6,d10,d0[0] 353 vmlsl.s16 q7,d10,d0[0] 359 vmlsl.s16 q8,d10,d0[0 [all...] |
ihevc_intra_pred_luma_mode2.s | 146 vrev64.8 d10,d2 168 vst1.8 {d10},[r9],r5 206 vrev64.8 d10,d2 229 vst1.8 {d10},[r9],r5
|
ihevc_intra_pred_chroma_mode_3_to_9.s | 231 vtbl.8 d10, {d0,d1,d2,d3}, d4 @load from ref_main_idx (row 3) 243 vmull.u8 q9, d10, d7 @mul (row 3) 277 vtbl.8 d10, {d0,d1,d2,d3}, d4 @load from ref_main_idx (row 7) 282 vmull.u8 q9, d10, d7 @mul (row 7) 311 vmovn.s16 d10, q6 330 vmov d26,d10 334 vtbl.8 d10, {d0,d1,d2,d3}, d4 @load from ref_main_idx (row 7) 362 vmull.u8 q9, d10, d7 @mul (row 7) 377 vtbl.8 d10, {d0,d1,d2,d3}, d4 @load from ref_main_idx (row 1) 394 vmull.u8 q11, d10, d7 @mul (row 1 [all...] |
ihevc_itrans_recon_8x8.s | 142 @// row 4 first half - d10 - y4 203 vld1.16 d10,[r0]! 214 vmull.s16 q11,d10,d0[0] @// y4 * cos4(part of c0 and c1) 228 @// vld1.16 d10,[r0]! 280 vqrshrn.s32 d10,q15,#shift_stage1_idct @// r4 = (a3 - b3 + rnd) >> 7(shift_stage1_idct) 348 vqrshrn.s32 d10,q15,#shift_stage1_idct @// r4 = (a3 - b3 + rnd) >> 7(shift_stage1_idct) 433 vtrn.32 d10,d11 @//r4,r5,r6,r7 third qudrant transposing continued..... 512 vmull.s16 q10,d10,d0[0] @// y0 * cos4(part of c0 and c1) 555 vqrshrn.s32 d10,q0,#shift_stage2_idct 611 vtrn.32 d10,d11 @//r4,r5,r6,r7 third qudrant transposing continued.... [all...] |
ihevc_inter_pred_luma_copy_w16out.s | 155 vld1.8 {d10},[r6],r2 @vld1_u8(pu1_src_tmp) 159 vmovl.u8 q9,d10 @vmovl_u8(vld1_u8(pu1_src_tmp) 170 vld1.8 {d10},[r6],r2 @vld1_u8(pu1_src_tmp) 191 vmovl.u8 q9,d10 @vmovl_u8(vld1_u8(pu1_src_tmp) 206 vld1.8 {d10},[r6],r2 @vld1_u8(pu1_src_tmp) 230 vmovl.u8 q9,d10 @vmovl_u8(vld1_u8(pu1_src_tmp)
|
ihevc_inter_pred_chroma_copy_w16out.s | 217 vld1.8 {d10},[r6],r2 @vld1_u8(pu1_src_tmp) 221 vmovl.u8 q9,d10 @vmovl_u8(vld1_u8(pu1_src_tmp) 232 vld1.8 {d10},[r6],r2 @vld1_u8(pu1_src_tmp) 253 vmovl.u8 q9,d10 @vmovl_u8(vld1_u8(pu1_src_tmp) 268 vld1.8 {d10},[r6],r2 @vld1_u8(pu1_src_tmp) 292 vmovl.u8 q9,d10 @vmovl_u8(vld1_u8(pu1_src_tmp) 317 vld1.8 {d10},[r6],r2 @vld1_u8(pu1_src_tmp) 319 vmovl.u8 q9,d10 @vmovl_u8(vld1_u8(pu1_src_tmp)
|
ihevc_inter_pred_chroma_vert.s | 157 vld1.8 {d10},[r6] @loads the incremented src 160 vmlsl.u8 q2,d10,d3 255 vld1.8 {d10},[r6],r2 273 vmlsl.u8 q12,d10,d3 308 vld1.8 {d10},[r6],r2 341 vmlsl.u8 q12,d10,d3 372 vld1.8 {d10},[r6],r2 381 vmlsl.u8 q12,d10,d3
|
ihevc_inter_pred_chroma_vert_w16out.s | 156 vld1.8 {d10},[r6] @loads the incremented src 160 vmlsl.u8 q2,d10,d3 253 vld1.8 {d10},[r6],r2 270 vmlsl.u8 q12,d10,d3 300 vld1.8 {d10},[r6],r2 330 vmlsl.u8 q12,d10,d3 356 vld1.8 {d10},[r6],r2 364 vmlsl.u8 q12,d10,d3
|
ihevc_intra_pred_chroma_mode_18_34.s | 147 vld1.8 {d10,d11},[r8],r6 148 vst1.8 {d10,d11},[r10],r3
|
ihevc_intra_pred_chroma_planar.s | 170 vld1.s8 {d10,d11}, [r14]! @load src[2nt+1+col] 185 vmlal.u8 q6, d6, d10 @(nt-1-row) * src[2nt+1+col] 206 vmlal.u8 q13, d19, d10 @(nt-1-row) * src[2nt+1+col] 232 vmlal.u8 q11, d6, d10 @(nt-1-row) * src[2nt+1+col] 252 vmlal.u8 q6, d19, d10 @(nt-1-row) * src[2nt+1+col] 318 vld1.s8 {d10,d11}, [r14]! @load src[2nt+1+col] 330 vld1.s8 d10, [r14] @load src[2nt+1+col] 342 vmlal.u8 q6, d6, d10 @(nt-1-row) * src[2nt+1+col]
|
/external/vixl/test/aarch32/ |
test-assembler-cond-dt-drt-drd-drn-drm-float-not-f16-a32.cc | 109 {{F64, d2, d18, d10}, false, al, "F64 d2 d18 d10", "F64_d2_d18_d10"}, 131 {{F64, d29, d23, d10}, false, al, "F64 d29 d23 d10", "F64_d29_d23_d10"}, 135 {{F64, d10, d22, d24}, false, al, "F64 d10 d22 d24", "F64_d10_d22_d24"}, 147 {{F64, d10, d26, d27}, false, al, "F64 d10 d26 d27", "F64_d10_d26_d27"}, 156 {{F32, d14, d10, d17}, false, al, "F32 d14 d10 d17", "F32_d14_d10_d17"} [all...] |
test-assembler-cond-dt-drt-drd-drn-drm-float-not-f16-t32.cc | 109 {{F64, d2, d18, d10}, false, al, "F64 d2 d18 d10", "F64_d2_d18_d10"}, 131 {{F64, d29, d23, d10}, false, al, "F64 d29 d23 d10", "F64_d29_d23_d10"}, 135 {{F64, d10, d22, d24}, false, al, "F64 d10 d22 d24", "F64_d10_d22_d24"}, 147 {{F64, d10, d26, d27}, false, al, "F64 d10 d26 d27", "F64_d10_d26_d27"}, 156 {{F32, d14, d10, d17}, false, al, "F32 d14 d10 d17", "F32_d14_d10_d17"} [all...] |
test-simulator-cond-dt-drt-drd-drn-drm-float-f64-a32.cc | 432 {{F64, d28, d10, d8}, 433 "F64 d28 d10 d8", 472 {{F64, d21, d8, d10}, 473 "F64 d21 d8 d10", 492 {{F64, d30, d29, d10}, 493 "F64 d30 d29 d10", 572 {{F64, d29, d10, d21}, 573 "F64 d29 d10 d21", [all...] |
test-simulator-cond-dt-drt-drd-drn-drm-float-f64-t32.cc | 432 {{F64, d28, d10, d8}, 433 "F64 d28 d10 d8", 472 {{F64, d21, d8, d10}, 473 "F64 d21 d8 d10", 492 {{F64, d30, d29, d10}, 493 "F64 d30 d29 d10", 572 {{F64, d29, d10, d21}, 573 "F64 d29 d10 d21", [all...] |
/external/llvm/test/MC/ARM/ |
single-precision-fp.s | 9 vnmul.f64 d8, d9, d10 19 @ CHECK-ERRORS-NEXT: vnmul.f64 d8, d9, d10 21 vmla.f64 d11, d10, d9 28 vfnms.f64 d10, d11, d12 30 @ CHECK-ERRORS-NEXT: vmla.f64 d11, d10, d9 44 @ CHECK-ERRORS-NEXT: vfnms.f64 d10, d11, d12 74 vmov.f64 d11, d10 76 @ CHECK-ERRORS-NEXT: vmov.f64 d11, d10 87 vcvt.u32.f64 d9, d10, #4 111 @ CHECK-ERRORS-NEXT: vcvt.u32.f64 d9, d10, # [all...] |
neon-bitwise-encoding.s | 64 vand.i16 d10, #0xff03 66 vand.i16 d10, #0x03ff 68 vand.i32 d10, #0x03ffffff 70 vand.i32 d10, #0xff03ffff 72 vand.i32 d10, #0xffff03ff 74 vand.i32 d10, #0xffffff03 77 @ CHECK: vbic.i16 d10, #0xfc @ encoding: [0x3c,0xa9,0x87,0xf3] 79 @ CHECK: vbic.i16 d10, #0xfc00 @ encoding: [0x3c,0xab,0x87,0xf3] 81 @ CHECK: vbic.i32 d10, #0xfc000000 @ encoding: [0x3c,0xa7,0x87,0xf3] 83 @ CHECK: vbic.i32 d10, #0xfc0000 @ encoding: [0x3c,0xa5,0x87,0xf3 [all...] |
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/ARM/ |
single-precision-fp.s | 9 vnmul.f64 d8, d9, d10 19 @ CHECK-ERRORS-NEXT: vnmul.f64 d8, d9, d10 21 vmla.f64 d11, d10, d9 28 vfnms.f64 d10, d11, d12 30 @ CHECK-ERRORS-NEXT: vmla.f64 d11, d10, d9 44 @ CHECK-ERRORS-NEXT: vfnms.f64 d10, d11, d12 74 vmov.f64 d11, d10 76 @ CHECK-ERRORS-NEXT: vmov.f64 d11, d10 87 vcvt.u32.f64 d9, d10, #4 111 @ CHECK-ERRORS-NEXT: vcvt.u32.f64 d9, d10, # [all...] |
neon-bitwise-encoding.s | 64 vand.i16 d10, #0xff03 66 vand.i16 d10, #0x03ff 68 vand.i32 d10, #0x03ffffff 70 vand.i32 d10, #0xff03ffff 72 vand.i32 d10, #0xffff03ff 74 vand.i32 d10, #0xffffff03 77 @ CHECK: vbic.i16 d10, #0xfc @ encoding: [0x3c,0xa9,0x87,0xf3] 79 @ CHECK: vbic.i16 d10, #0xfc00 @ encoding: [0x3c,0xab,0x87,0xf3] 81 @ CHECK: vbic.i32 d10, #0xfc000000 @ encoding: [0x3c,0xa7,0x87,0xf3] 83 @ CHECK: vbic.i32 d10, #0xfc0000 @ encoding: [0x3c,0xa5,0x87,0xf3 [all...] |
/external/libavc/encoder/arm/ |
ime_distortion_metrics_a9q.s | 104 vld1.8 {d10, d11}, [r1], r3 109 vabal.u8 q0, d10, d8 116 vld1.8 {d10, d11}, [r1], r3 120 vabal.u8 q0, d10, d8 187 vld1.8 {d10, d11}, [r1], r3 192 vabal.u8 q0, d10, d8 199 vld1.8 {d10, d11}, [r1], r3 203 vabal.u8 q0, d10, d8 271 vld1.8 {d10, d11}, [r1], r3 278 vabal.u8 q0, d10, d [all...] |
ih264e_evaluate_intra_chroma_modes_a9q.s | 110 vpaddl.u8 d10, d10 111 vpadd.u16 d10, d10 169 vabdl.u8 q8, d0, d10 185 vabal.u8 q8, d2, d10 204 vabal.u8 q8, d0, d10 221 vabal.u8 q8, d2, d10
|
/art/test/658-fp-read-barrier/src/ |
Main.java | 64 double d10 = main.field10; local 92 return p + d1 + d2 + d3 + d4 + d5 + d6 + d7 + d8 + d9 + d10 + d11 + d12 +
|
/external/libhevc/decoder/arm/ |
ihevcd_itrans_recon_dc_chroma.s | 97 vld2.8 {d10,d11},[r7],r2 109 vaddw.u8 q11,q0,d10 122 vqmovun.s16 d10,q11 132 vst2.8 {d10,d11},[r11],r3
|
/external/libavc/common/arm/ |
ih264_inter_pred_luma_bilinear_a9q.s | 152 vaddl.u8 q10, d10, d14 180 vaddl.u8 q10, d10, d14 212 vaddl.u8 q10, d10, d14 240 vaddl.u8 q10, d10, d14 285 vld1.8 {d10}, [r0], r3 @// Load row6;src1 292 vaddl.u8 q10, d10, d14 327 vld1.8 {d10}, [r0], r3 @// Load row14;src1 333 vaddl.u8 q10, d10, d14 377 vld1.32 d10[0], [r0], r3 @// Load row6;src1 384 vaddl.u8 q10, d10, d1 [all...] |
/external/libjpeg-turbo/simd/arm/ |
jsimd_neon.S | 342 vadd.s16 d10, ROW7R, ROW3R 346 vmull.s16 q6, d10, XFIX_1_175875602_MINUS_1_961570560 349 vmull.s16 q7, d10, XFIX_1_175875602 [all...] |