| /external/swiftshader/third_party/llvm-7.0/llvm/test/MC/ARM/ |
| neon-mul-accum-encoding.s | 3 vmla.i8 d16, d18, d17
4 vmla.i16 d16, d18, d17
5 vmla.i32 d16, d18, d17
6 vmla.f32 d16, d18, d17
13 @ CHECK: vmla.i8 d16, d18, d17 @ encoding: [0xa1,0x09,0x42,0xf2]
14 @ CHECK: vmla.i16 d16, d18, d17 @ encoding: [0xa1,0x09,0x52,0xf2]
15 @ CHECK: vmla.i32 d16, d18, d17 @ encoding: [0xa1,0x09,0x62,0xf2]
16 @ CHECK: vmla.f32 d16, d18, d17 @ encoding: [0xb1,0x0d,0x42,0xf2]
54 vmls.i8 d16, d18, d17
55 vmls.i16 d16, d18, d17
[all...] |
| neon-satshift-encoding.s | 3 @ CHECK: vqshl.s8 d16, d16, d17 @ encoding: [0xb0,0x04,0x41,0xf2]
4 vqshl.s8 d16, d16, d17
5 @ CHECK: vqshl.s16 d16, d16, d17 @ encoding: [0xb0,0x04,0x51,0xf2]
6 vqshl.s16 d16, d16, d17
7 @ CHECK: vqshl.s32 d16, d16, d17 @ encoding: [0xb0,0x04,0x61,0xf2]
8 vqshl.s32 d16, d16, d17
9 @ CHECK: vqshl.s64 d16, d16, d17 @ encoding: [0xb0,0x04,0x71,0xf2]
10 vqshl.s64 d16, d16, d17
11 @ CHECK: vqshl.u8 d16, d16, d17 @ encoding: [0xb0,0x04,0x41,0xf3]
12 vqshl.u8 d16, d16, d17
[all...] |
| neont2-satshift-encoding.s | 5 @ CHECK: vqshl.s8 d16, d16, d17 @ encoding: [0x41,0xef,0xb0,0x04]
6 vqshl.s8 d16, d16, d17
7 @ CHECK: vqshl.s16 d16, d16, d17 @ encoding: [0x51,0xef,0xb0,0x04]
8 vqshl.s16 d16, d16, d17
9 @ CHECK: vqshl.s32 d16, d16, d17 @ encoding: [0x61,0xef,0xb0,0x04]
10 vqshl.s32 d16, d16, d17
11 @ CHECK: vqshl.s64 d16, d16, d17 @ encoding: [0x71,0xef,0xb0,0x04]
12 vqshl.s64 d16, d16, d17
13 @ CHECK: vqshl.u8 d16, d16, d17 @ encoding: [0x41,0xff,0xb0,0x04]
14 vqshl.u8 d16, d16, d17
[all...] |
| pr22395-2.s | 10 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
15 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
20 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
25 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
30 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
35 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
|
| neon-shuffle-encoding.s | 3 vext.8 d16, d17, d16, #3
4 vext.8 d16, d17, d16, #5
7 vext.16 d16, d17, d16, #3
11 vext.8 d17, d16, #3
20 @ CHECK: vext.8 d16, d17, d16, #3 @ encoding: [0xa0,0x03,0xf1,0xf2]
21 @ CHECK: vext.8 d16, d17, d16, #5 @ encoding: [0xa0,0x05,0xf1,0xf2]
24 @ CHECK: vext.16 d16, d17, d16, #3 @ encoding: [0xa0,0x06,0xf1,0xf2]
28 @ CHECK: vext.8 d17, d17, d16, #3 @ encoding: [0xa0,0x13,0xf1,0xf2]
37 vtrn.8 d17, d1
[all...] |
| neont2-shift-encoding.s | 5 @ CHECK: vshl.u8 d16, d17, d16 @ encoding: [0x40,0xff,0xa1,0x04]
6 vshl.u8 d16, d17, d16
7 @ CHECK: vshl.u16 d16, d17, d16 @ encoding: [0x50,0xff,0xa1,0x04]
8 vshl.u16 d16, d17, d16
9 @ CHECK: vshl.u32 d16, d17, d16 @ encoding: [0x60,0xff,0xa1,0x04]
10 vshl.u32 d16, d17, d16
11 @ CHECK: vshl.u64 d16, d17, d16 @ encoding: [0x70,0xff,0xa1,0x04]
12 vshl.u64 d16, d17, d16
93 @ CHECK: vrshl.s8 d16, d17, d16 @ encoding: [0x40,0xef,0xa1,0x05]
94 vrshl.s8 d16, d17, d1
[all...] |
| /art/test/705-register-conflict/src/ |
| Main.java | 30 double d16 = 0, d17 = 0, d18 = 0, d19 = 0, d20 = 0, d21 = 0, d22 = 0, d23 = 0; local
50 d17 = d16 + 1;
51 d18 = d17 + 1;
70 + d16 + d17 + d18 + d19 + d20 + d21 + d22 + d23
|
| /external/capstone/suite/MC/AArch64/ |
| neon-scalar-saturating-rounding-shift.s.cs | 5 0xf1,0x5f,0xe8,0x5e = sqrshl d17, d31, d8
9 0xf1,0x5f,0xe8,0x7e = uqrshl d17, d31, d8
|
| neon-scalar-saturating-shift.s.cs | 5 0xf1,0x4f,0xe8,0x5e = sqshl d17, d31, d8
9 0xf1,0x4f,0xe8,0x7e = uqshl d17, d31, d8
|
| /external/llvm/test/MC/ARM/ |
| neon-satshift-encoding.s | 3 @ CHECK: vqshl.s8 d16, d16, d17 @ encoding: [0xb0,0x04,0x41,0xf2]
4 vqshl.s8 d16, d16, d17
5 @ CHECK: vqshl.s16 d16, d16, d17 @ encoding: [0xb0,0x04,0x51,0xf2]
6 vqshl.s16 d16, d16, d17
7 @ CHECK: vqshl.s32 d16, d16, d17 @ encoding: [0xb0,0x04,0x61,0xf2]
8 vqshl.s32 d16, d16, d17
9 @ CHECK: vqshl.s64 d16, d16, d17 @ encoding: [0xb0,0x04,0x71,0xf2]
10 vqshl.s64 d16, d16, d17
11 @ CHECK: vqshl.u8 d16, d16, d17 @ encoding: [0xb0,0x04,0x41,0xf3]
12 vqshl.u8 d16, d16, d17
[all...] |
| neont2-satshift-encoding.s | 5 @ CHECK: vqshl.s8 d16, d16, d17 @ encoding: [0x41,0xef,0xb0,0x04]
6 vqshl.s8 d16, d16, d17
7 @ CHECK: vqshl.s16 d16, d16, d17 @ encoding: [0x51,0xef,0xb0,0x04]
8 vqshl.s16 d16, d16, d17
9 @ CHECK: vqshl.s32 d16, d16, d17 @ encoding: [0x61,0xef,0xb0,0x04]
10 vqshl.s32 d16, d16, d17
11 @ CHECK: vqshl.s64 d16, d16, d17 @ encoding: [0x71,0xef,0xb0,0x04]
12 vqshl.s64 d16, d16, d17
13 @ CHECK: vqshl.u8 d16, d16, d17 @ encoding: [0x41,0xff,0xb0,0x04]
14 vqshl.u8 d16, d16, d17
[all...] |
| pr22395-2.s | 10 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
15 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
20 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
25 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
30 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
35 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
|
| neon-shuffle-encoding.s | 3 vext.8 d16, d17, d16, #3
4 vext.8 d16, d17, d16, #5
7 vext.16 d16, d17, d16, #3
11 vext.8 d17, d16, #3
20 @ CHECK: vext.8 d16, d17, d16, #3 @ encoding: [0xa0,0x03,0xf1,0xf2]
21 @ CHECK: vext.8 d16, d17, d16, #5 @ encoding: [0xa0,0x05,0xf1,0xf2]
24 @ CHECK: vext.16 d16, d17, d16, #3 @ encoding: [0xa0,0x06,0xf1,0xf2]
28 @ CHECK: vext.8 d17, d17, d16, #3 @ encoding: [0xa0,0x13,0xf1,0xf2]
37 vtrn.8 d17, d1
[all...] |
| neont2-shift-encoding.s | 5 @ CHECK: vshl.u8 d16, d17, d16 @ encoding: [0x40,0xff,0xa1,0x04]
6 vshl.u8 d16, d17, d16
7 @ CHECK: vshl.u16 d16, d17, d16 @ encoding: [0x50,0xff,0xa1,0x04]
8 vshl.u16 d16, d17, d16
9 @ CHECK: vshl.u32 d16, d17, d16 @ encoding: [0x60,0xff,0xa1,0x04]
10 vshl.u32 d16, d17, d16
11 @ CHECK: vshl.u64 d16, d17, d16 @ encoding: [0x70,0xff,0xa1,0x04]
12 vshl.u64 d16, d17, d16
93 @ CHECK: vrshl.s8 d16, d17, d16 @ encoding: [0x40,0xef,0xa1,0x05]
94 vrshl.s8 d16, d17, d1
[all...] |
| /external/swiftshader/third_party/LLVM/test/MC/ARM/ |
| neon-satshift-encoding.s | 3 @ CHECK: vqshl.s8 d16, d16, d17 @ encoding: [0xb0,0x04,0x41,0xf2]
4 vqshl.s8 d16, d16, d17
5 @ CHECK: vqshl.s16 d16, d16, d17 @ encoding: [0xb0,0x04,0x51,0xf2]
6 vqshl.s16 d16, d16, d17
7 @ CHECK: vqshl.s32 d16, d16, d17 @ encoding: [0xb0,0x04,0x61,0xf2]
8 vqshl.s32 d16, d16, d17
9 @ CHECK: vqshl.s64 d16, d16, d17 @ encoding: [0xb0,0x04,0x71,0xf2]
10 vqshl.s64 d16, d16, d17
11 @ CHECK: vqshl.u8 d16, d16, d17 @ encoding: [0xb0,0x04,0x41,0xf3]
12 vqshl.u8 d16, d16, d17
[all...] |
| neont2-satshift-encoding.s | 5 @ CHECK: vqshl.s8 d16, d16, d17 @ encoding: [0x41,0xef,0xb0,0x04]
6 vqshl.s8 d16, d16, d17
7 @ CHECK: vqshl.s16 d16, d16, d17 @ encoding: [0x51,0xef,0xb0,0x04]
8 vqshl.s16 d16, d16, d17
9 @ CHECK: vqshl.s32 d16, d16, d17 @ encoding: [0x61,0xef,0xb0,0x04]
10 vqshl.s32 d16, d16, d17
11 @ CHECK: vqshl.s64 d16, d16, d17 @ encoding: [0x71,0xef,0xb0,0x04]
12 vqshl.s64 d16, d16, d17
13 @ CHECK: vqshl.u8 d16, d16, d17 @ encoding: [0x41,0xff,0xb0,0x04]
14 vqshl.u8 d16, d16, d17
[all...] |
| neont2-shift-encoding.s | 5 @ CHECK: vshl.u8 d16, d17, d16 @ encoding: [0x40,0xff,0xa1,0x04]
6 vshl.u8 d16, d17, d16
7 @ CHECK: vshl.u16 d16, d17, d16 @ encoding: [0x50,0xff,0xa1,0x04]
8 vshl.u16 d16, d17, d16
9 @ CHECK: vshl.u32 d16, d17, d16 @ encoding: [0x60,0xff,0xa1,0x04]
10 vshl.u32 d16, d17, d16
11 @ CHECK: vshl.u64 d16, d17, d16 @ encoding: [0x70,0xff,0xa1,0x04]
12 vshl.u64 d16, d17, d16
93 @ CHECK: vrshl.s8 d16, d17, d16 @ encoding: [0x40,0xef,0xa1,0x05]
94 vrshl.s8 d16, d17, d1
[all...] |
| simple-fp-encoding.s | 3 @ CHECK: vadd.f64 d16, d17, d16 @ encoding: [0xa0,0x0b,0x71,0xee]
4 vadd.f64 d16, d17, d16
9 @ CHECK: vsub.f64 d16, d17, d16 @ encoding: [0xe0,0x0b,0x71,0xee]
10 vsub.f64 d16, d17, d16
15 @ CHECK: vdiv.f64 d16, d17, d16 @ encoding: [0xa0,0x0b,0xc1,0xee]
16 vdiv.f64 d16, d17, d16
21 @ CHECK: vmul.f64 d16, d17, d16 @ encoding: [0xa0,0x0b,0x61,0xee]
22 vmul.f64 d16, d17, d16
27 @ CHECK: vnmul.f64 d16, d17, d16 @ encoding: [0xe0,0x0b,0x61,0xee]
28 vnmul.f64 d16, d17, d1
[all...] |
| /external/libvpx/config/arm-neon/vpx_dsp/arm/ |
| idct4x4_add_neon.asm.S | 46 LOAD_TRAN_LOW_TO_S16 d16, d17, d18, d19, r0
58 @ 10 11 12 13 d17
61 vtrn.16 d16, d17
69 @ 01 11 03 13 d17
74 @ 01 11 21 31 d17
83 vmull.s16 q15, d17, d22 @ input[1] * cospi_24_64
84 vmull.s16 q1, d17, d20 @ input[1] * cospi_8_64
115 @ 10 11 12 13 d17
118 vtrn.16 d16, d17
121 @ 01 11 03 13 d17
[all...] |
| /external/capstone/suite/MC/ARM/ |
| neon-mul-accum-encoding.s.cs | 2 0xa1,0x09,0x42,0xf2 = vmla.i8 d16, d18, d17
3 0xa1,0x09,0x52,0xf2 = vmla.i16 d16, d18, d17
4 0xa1,0x09,0x62,0xf2 = vmla.i32 d16, d18, d17
5 0xb1,0x0d,0x42,0xf2 = vmla.f32 d16, d18, d17
23 0xa1,0x09,0x42,0xf3 = vmls.i8 d16, d18, d17
24 0xa1,0x09,0x52,0xf3 = vmls.i16 d16, d18, d17
25 0xa1,0x09,0x62,0xf3 = vmls.i32 d16, d18, d17
26 0xb1,0x0d,0x62,0xf2 = vmls.f32 d16, d18, d17
|
| neon-reciprocal-encoding.s.cs | 6 0xb1,0x0f,0x40,0xf2 = vrecps.f32 d16, d16, d17
12 0xb1,0x0f,0x60,0xf2 = vrsqrts.f32 d16, d16, d17
|
| neont2-mul-accum-encoding.s.cs | 2 0x42,0xef,0xa1,0x09 = vmla.i8 d16, d18, d17
3 0x52,0xef,0xa1,0x09 = vmla.i16 d16, d18, d17
4 0x62,0xef,0xa1,0x09 = vmla.i32 d16, d18, d17
5 0x42,0xef,0xb1,0x0d = vmla.f32 d16, d18, d17
24 0x42,0xff,0xa1,0x09 = vmls.i8 d16, d18, d17
25 0x52,0xff,0xa1,0x09 = vmls.i16 d16, d18, d17
26 0x62,0xff,0xa1,0x09 = vmls.i32 d16, d18, d17
27 0x62,0xef,0xb1,0x0d = vmls.f32 d16, d18, d17
|
| neont2-reciprocal-encoding.s.cs | 6 0x40,0xef,0xb1,0x0f = vrecps.f32 d16, d16, d17
12 0x60,0xef,0xb1,0x0f = vrsqrts.f32 d16, d16, d17
|
| /external/vixl/test/aarch32/ |
| test-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-a32.cc | 111 {{F32, d17, d8, d6}, false, al, "F32 d17 d8 d6", "F32_d17_d8_d6"},
113 {{F32, d17, d6, d28}, false, al, "F32 d17 d6 d28", "F32_d17_d6_d28"},
116 {{F32, d30, d17, d15}, false, al, "F32 d30 d17 d15", "F32_d30_d17_d15"},
118 {{F32, d17, d4, d0}, false, al, "F32 d17 d4 d0", "F32_d17_d4_d0"},
127 {{F32, d6, d17, d17}, false, al, "F32 d6 d17 d17", "F32_d6_d17_d17"}
[all...] |
| test-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-t32.cc | 111 {{F32, d17, d8, d6}, false, al, "F32 d17 d8 d6", "F32_d17_d8_d6"},
113 {{F32, d17, d6, d28}, false, al, "F32 d17 d6 d28", "F32_d17_d6_d28"},
116 {{F32, d30, d17, d15}, false, al, "F32 d30 d17 d15", "F32_d30_d17_d15"},
118 {{F32, d17, d4, d0}, false, al, "F32 d17 d4 d0", "F32_d17_d4_d0"},
127 {{F32, d6, d17, d17}, false, al, "F32 d6 d17 d17", "F32_d6_d17_d17"}
[all...] |
