| /external/llvm/test/MC/AArch64/ |
| neon-scalar-shift-imm.s | 15 ushr d10, d17, #18
17 // CHECK: ushr d10, d17, #18 // encoding: [0x2a,0x06,0x6e,0x7f]
|
| /external/llvm/test/MC/ARM/ |
| neont2-pairwise-encoding.s | 70 vpmin.s16 d17, d28, d11
78 @ CHECK: vpmin.s16 d17, d28, d11 @ encoding: [0x5c,0xef,0x9b,0x1a]
86 vpmax.s8 d3, d20, d17
94 @ CHECK: vpmax.s8 d3, d20, d17 @ encoding: [0x04,0xef,0xa1,0x3a]
|
| neon-crypto.s | 49 vmull.p64 q8, d16, d17
50 @ CHECK: vmull.p64 q8, d16, d17 @ encoding: [0xa1,0x0e,0xe0,0xf2]
|
| neon-shiftaccum-encoding.s | 3 vsra.s8 d17, d16, #8
11 vsra.u8 d17, d16, #8
38 @ CHECK: vsra.s8 d17, d16, #8 @ encoding: [0x30,0x11,0xc8,0xf2]
46 @ CHECK: vsra.u8 d17, d16, #8 @ encoding: [0x30,0x11,0xc8,0xf3]
78 vrsra.u32 d17, d20, #32
113 @ CHECK: vrsra.u32 d17, d20, #32 @ encoding: [0x34,0x13,0xe0,0xf3]
|
| neont2-shiftaccum-encoding.s | 5 vsra.s8 d17, d16, #8
13 vsra.u8 d17, d16, #8
40 @ CHECK: vsra.s8 d17, d16, #8 @ encoding: [0xc8,0xef,0x30,0x11]
48 @ CHECK: vsra.u8 d17, d16, #8 @ encoding: [0xc8,0xff,0x30,0x11]
81 vrsra.u32 d17, d20, #32
116 @ CHECK: vrsra.u32 d17, d20, #32 @ encoding: [0xe0,0xff,0x34,0x13]
|
| /external/swiftshader/third_party/LLVM/test/MC/ARM/ |
| neont2-pairwise-encoding.s | 70 vpmin.s16 d17, d28, d11
78 @ CHECK: vpmin.s16 d17, d28, d11 @ encoding: [0x5c,0xef,0x9b,0x1a]
86 vpmax.s8 d3, d20, d17
94 @ CHECK: vpmax.s8 d3, d20, d17 @ encoding: [0x04,0xef,0xa1,0x3a]
|
| arm_instructions.s | 11 @ CHECK: vqdmull.s32 q8, d17, d16
13 vqdmull.s32 q8, d17, d16
|
| /external/swiftshader/third_party/llvm-7.0/llvm/test/MC/AArch64/ |
| neon-scalar-shift-imm.s | 15 ushr d10, d17, #18
17 // CHECK: ushr d10, d17, #18 // encoding: [0x2a,0x06,0x6e,0x7f]
|
| /external/swiftshader/third_party/llvm-7.0/llvm/test/MC/ARM/ |
| neont2-pairwise-encoding.s | 70 vpmin.s16 d17, d28, d11
78 @ CHECK: vpmin.s16 d17, d28, d11 @ encoding: [0x5c,0xef,0x9b,0x1a]
86 vpmax.s8 d3, d20, d17
94 @ CHECK: vpmax.s8 d3, d20, d17 @ encoding: [0x04,0xef,0xa1,0x3a]
|
| neon-crypto.s | 49 vmull.p64 q8, d16, d17
50 @ CHECK: vmull.p64 q8, d16, d17 @ encoding: [0xa1,0x0e,0xe0,0xf2]
|
| neon-shiftaccum-encoding.s | 3 vsra.s8 d17, d16, #8
11 vsra.u8 d17, d16, #8
38 @ CHECK: vsra.s8 d17, d16, #8 @ encoding: [0x30,0x11,0xc8,0xf2]
46 @ CHECK: vsra.u8 d17, d16, #8 @ encoding: [0x30,0x11,0xc8,0xf3]
78 vrsra.u32 d17, d20, #32
113 @ CHECK: vrsra.u32 d17, d20, #32 @ encoding: [0x34,0x13,0xe0,0xf3]
|
| neont2-shiftaccum-encoding.s | 5 vsra.s8 d17, d16, #8
13 vsra.u8 d17, d16, #8
40 @ CHECK: vsra.s8 d17, d16, #8 @ encoding: [0xc8,0xef,0x30,0x11]
48 @ CHECK: vsra.u8 d17, d16, #8 @ encoding: [0xc8,0xff,0x30,0x11]
81 vrsra.u32 d17, d20, #32
116 @ CHECK: vrsra.u32 d17, d20, #32 @ encoding: [0xe0,0xff,0x34,0x13]
|
| /external/capstone/suite/MC/ARM/ |
| neon-bitwise-encoding.s.cs | 2 0xb0,0x01,0x41,0xf2 = vand d16, d17, d16
4 0xb0,0x01,0x41,0xf3 = veor d16, d17, d16 package
6 0xb0,0x01,0x61,0xf2 = vorr d16, d17, d16 package
11 0xb0,0x01,0x51,0xf2 = vbic d16, d17, d16 package
17 0xb0,0x01,0x71,0xf2 = vorn d16, d17, d16 package
21 0xb0,0x21,0x51,0xf3 = vbsl d18, d17, d16 package
|
| neont2-pairwise-encoding.s.cs | 31 0x5c,0xef,0x9b,0x1a = vpmin.s16 d17, d28, d11
37 0x04,0xef,0xa1,0x3a = vpmax.s8 d3, d20, d17
|
| /external/vixl/test/aarch32/ |
| test-simulator-cond-dt-drt-drd-drn-drm-float-f64-a32.cc | 372 {{F64, d21, d17, d0},
373 "F64 d21 d17 d0",
402 {{F64, d16, d17, d25},
403 "F64 d16 d17 d25",
477 {{F64, d28, d17, d14},
478 "F64 d28 d17 d14",
487 {{F64, d20, d12, d17},
488 "F64 d20 d12 d17",
532 {{F64, d16, d9, d17},
533 "F64 d16 d9 d17",
[all...] |
| test-simulator-cond-dt-drt-drd-drn-drm-float-f64-t32.cc | 372 {{F64, d21, d17, d0},
373 "F64 d21 d17 d0",
402 {{F64, d16, d17, d25},
403 "F64 d16 d17 d25",
477 {{F64, d28, d17, d14},
478 "F64 d28 d17 d14",
487 {{F64, d20, d12, d17},
488 "F64 d20 d12 d17",
532 {{F64, d16, d9, d17},
533 "F64 d16 d9 d17",
[all...] |
| /external/libvpx/libvpx/vpx_dsp/arm/ |
| loopfilter_8_neon.asm | 50 vld1.u8 {d17}, [r3@64] ; q2
129 vld1.u8 {d17}, [r2], r1
135 vtrn.32 d5, d17
140 vtrn.16 d7, d17
146 vtrn.8 d17, d18
224 ; d17 q2
240 vabd.u8 d23, d17, d16 ; m5 = abs(q2 - q1)
241 vabd.u8 d24, d18, d17 ; m6 = abs(q3 - q2)
251 vabd.u8 d26, d7, d17 ; m8 = abs(q0 - q2)
391 vaddw.u8 q14, d17 ; r_op0 += q
[all...] |
| loopfilter_16_neon.asm | 37 vld1.8 {d17[]}, [r3] ; load *limit
166 vld1.8 {d17[]}, [r3] ; load *limit
350 ; d17 limit
393 vcge.u8 d19, d17, d19
452 vand d17, d18, d16 ; flat2 && flat && mask
453 vmov r5, r6, d17
594 vbif d26, d4, d17 ; op3 |= p3 & ~(f2 & f & m)
601 vbif d27, d18, d17 ; op2 |= t_op2 & ~(f2 & f & m)
608 vbif d18, d19, d17 ; op1 |= t_op1 & ~(f2 & f & m)
615 vbif d19, d20, d17 ; op0 |= t_op0 & ~(f2 & f & m
[all...] |
| /external/libvpx/config/arm-neon/vpx_dsp/arm/ |
| loopfilter_16_neon.asm.S | 47 vld1.8 {d17[]}, [r3] @ load *limit
179 vld1.8 {d17[]}, [r3] @ load *limit
365 @ d17 limit
409 vcge.u8 d19, d17, d19
468 vand d17, d18, d16 @ flat2 && flat && mask
469 vmov r5, r6, d17
610 vbif d26, d4, d17 @ op3 |= p3 & ~(f2 & f & m)
617 vbif d27, d18, d17 @ op2 |= t_op2 & ~(f2 & f & m)
624 vbif d18, d19, d17 @ op1 |= t_op1 & ~(f2 & f & m)
631 vbif d19, d20, d17 @ op0 |= t_op0 & ~(f2 & f & m
[all...] |
| /external/libhevc/common/arm/ |
| ihevc_intra_pred_luma_vert.s | 185 vld1.8 {d16,d17}, [r6] @ld for repl to cols src[2nt+1+col(0:15)] (0 ignored for stores)
203 vmov.i64 d19, d17
221 vmov.i64 d11, d17
227 vmov.i64 d9, d17
230 vmov.i64 d7, d17
251 @vmov.i64 d19, d17
254 @vmov.i64 d11, d17
|
| ihevc_intra_pred_filters_luma_mode_11_to_17.s | 326 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 1)
334 vmlal.u8 q11, d17, d6 @mul (row 1)
369 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 5)
378 vmlal.u8 q11, d17, d6 @mul (row 5)
485 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 1)
497 vmlal.u8 q11, d17, d6 @mul (row 1)
537 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 5)
552 vmlal.u8 q11, d17, d6 @mul (row 5)
654 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 1)
659 vmlal.u8 q11, d17, d6 @mul (row 1
[all...] |
| ihevc_intra_pred_luma_mode_3_to_9.s | 216 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 1)
224 vmlal.u8 q11, d17, d6 @mul (row 1)
259 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 5)
268 vmlal.u8 q11, d17, d6 @mul (row 5)
376 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 1)
388 vmlal.u8 q11, d17, d6 @mul (row 1)
427 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 5)
442 vmlal.u8 q11, d17, d6 @mul (row 5)
537 vtbl.8 d17, {d0,d1}, d5 @load from ref_main_idx + 1 (row 1)
542 vmlal.u8 q11, d17, d6 @mul (row 1
[all...] |
| /external/boringssl/ios-arm/crypto/fipsmodule/ |
| ghash-armv4.S | 388 vshl.i64 d17,#57
463 veor d16, d16, d17 @ t0 = (L) (P0 + P1) << 8
464 vand d17, d17, d29
470 veor d16, d16, d17
501 veor d16, d16, d17 @ t0 = (L) (P0 + P1) << 8
502 vand d17, d17, d29
508 veor d16, d16, d17
538 veor d16, d16, d17 @ t0 = (L) (P0 + P1) <<
[all...] |
| /external/boringssl/linux-arm/crypto/fipsmodule/ |
| ghash-armv4.S | 381 vshl.i64 d17,#57
452 veor d16, d16, d17 @ t0 = (L) (P0 + P1) << 8
453 vand d17, d17, d29
459 veor d16, d16, d17
490 veor d16, d16, d17 @ t0 = (L) (P0 + P1) << 8
491 vand d17, d17, d29
497 veor d16, d16, d17
527 veor d16, d16, d17 @ t0 = (L) (P0 + P1) <<
[all...] |
| /external/libavc/encoder/arm/ |
| ih264e_half_pel.s | 275 vld1.8 {d17, d18, d19}, [r0], r3
294 vaddl.u8 q10, d2, d17 @// a0 + a5 (column1,row0)
399 vmlsl.u8 q10, d17, d31 @// a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 (column1,row0)
502 vmlal.u8 q10, d17, d1 @// a0 + a5 + 20a2 + 20a3 (column1,row0)
[all...] |
