/external/libavc/encoder/arm/ |
ih264e_evaluate_intra16x16_modes_a9q.s | 129 vadd.u16 d30, d31, d30 159 vabdl.u8 q12, d1, d31 167 vabal.u8 q12, d3, d31 269 vst1.32 {d30, d31}, [r2], r4 @10 291 vst1.32 {d30, d31}, [r2], r4 @0 292 vst1.32 {d30, d31}, [r2], r4 @1 293 vst1.32 {d30, d31}, [r2], r4 @2 294 vst1.32 {d30, d31}, [r2], r4 @3 295 vst1.32 {d30, d31}, [r2], r4 @4 296 vst1.32 {d30, d31}, [r2], r4 @ [all...] |
ih264e_evaluate_intra_chroma_modes_a9q.s | 138 vdup.16 d31, d14[1] 146 vdup.16 d31, d16[1] 154 vdup.16 d31, d16[2] 194 vabal.u8 q12, d3, d31 230 vabal.u8 q12, d3, d31 316 vst1.32 {d30, d31} , [r2], r4 @5 334 vst1.32 {d30, d31} , [r2], r4 @4 335 vst1.32 {d30, d31} , [r2], r4 @5 336 vst1.32 {d30, d31} , [r2], r4 @6 337 vst1.32 {d30, d31} , [r2], r4 @ [all...] |
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/AArch64/SVE/ |
insr-diagnostics.s | 58 insr z4.d, d31 60 // CHECK-NEXT: insr z4.d, d31
|
cpy.s | 100 cpy z31.d, p7/m, d31 101 // CHECK-INST: mov z31.d, p7/m, d31 337 cpy z4.d, p7/m, d31 338 // CHECK-INST: mov z4.d, p7/m, d31 349 cpy z4.d, p7/m, d31 350 // CHECK-INST: mov z4.d, p7/m, d31
|
/external/libavc/common/arm/ |
ih264_inter_pred_filters_luma_horz_a9q.s | 124 vext.8 d31, d2, d3, #5 @//extract a[5] (column1,row0) 127 vaddl.u8 q4, d31, d2 @// a0 + a5 (column1,row0) 132 vext.8 d31, d2, d3, #2 @//extract a[2] (column1,row0) 135 vmlal.u8 q4, d31, d1 @// a0 + a5 + 20a2 (column1,row0) 140 vext.8 d31, d2, d3, #3 @//extract a[3] (column1,row0) 143 vmlal.u8 q4, d31, d1 @// a0 + a5 + 20a2 + 20a3 (column1,row0) 148 vext.8 d31, d2, d3, #1 @//extract a[1] (column1,row0) 151 vmlsl.u8 q4, d31, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 (column1,row0) 156 vext.8 d31, d2, d3, #4 @//extract a[4] (column1,row0) 159 vmlsl.u8 q4, d31, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 (column1,row0 [all...] |
ih264_inter_pred_luma_horz_qpel_a9q.s | 131 vext.8 d31, d2, d3, #5 @//extract a[5] (column1,row0) 134 vaddl.u8 q4, d31, d2 @// a0 + a5 (column1,row0) 139 vext.8 d31, d2, d3, #2 @//extract a[2] (column1,row0) 142 vmlal.u8 q4, d31, d1 @// a0 + a5 + 20a2 (column1,row0) 147 vext.8 d31, d2, d3, #3 @//extract a[3] (column1,row0) 150 vmlal.u8 q4, d31, d1 @// a0 + a5 + 20a2 + 20a3 (column1,row0) 155 vext.8 d31, d2, d3, #1 @//extract a[1] (column1,row0) 158 vmlsl.u8 q4, d31, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 (column1,row0) 163 vext.8 d31, d2, d3, #4 @//extract a[4] (column1,row0) 166 vmlsl.u8 q4, d31, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 (column1,row0 [all...] |
ih264_inter_pred_luma_horz_qpel_vert_qpel_a9q.s | 132 vmov.u8 d31, #5 @ Filter coeff 5 151 vmlsl.u8 q12, d2, d31 152 vmlsl.u8 q12, d8, d31 162 vmlsl.u8 q14, d19, d31 163 vmlsl.u8 q14, d22, d31 168 vmlsl.u8 q12, d3, d31 169 vmlsl.u8 q12, d9, d31 182 vmlsl.u8 q12, d19, d31 183 vmlsl.u8 q12, d22, d31 188 vmlsl.u8 q8, d4, d31 [all...] |
ih264_inter_pred_luma_bilinear_a9q.s | 154 vqrshrun.s16 d31, q13, #1 164 vqrshrun.s16 d31, q11, #1 182 vqrshrun.s16 d31, q13, #1 190 vqrshrun.s16 d31, q11, #1 215 vqrshrun.s16 d31, q13, #1 225 vqrshrun.s16 d31, q11, #1 243 vqrshrun.s16 d31, q13, #1 250 vqrshrun.s16 d31, q11, #1 275 vqrshrun.s16 d31, q13, #1 277 vst1.8 {d31}, [r2], r5 @//Store dest row [all...] |
ih264_inter_pred_chroma_a9q.s | 134 vdup.u8 d31, r11 151 vmlal.u8 q5, d8, d31 158 vmlal.u8 q6, d9, d31 178 vmlal.u8 q5, d8, d31 183 vmlal.u8 q6, d9, d31 202 vmlal.u8 q2, d3, d31 219 vmlal.u8 q2, d3, d31 235 vmlal.u8 q2, d3, d31 243 vmlal.u8 q4, d7, d31
|
/external/capstone/suite/MC/AArch64/ |
neon-scalar-saturating-add-sub.s.cs | 5 0xf1,0x0f,0xe8,0x5e = sqadd d17, d31, d8 package 9 0xf1,0x0f,0xe8,0x7e = uqadd d17, d31, d8 package 13 0xf1,0x2f,0xe8,0x5e = sqsub d17, d31, d8 package 17 0xf1,0x2f,0xe8,0x7e = uqsub d17, d31, d8 package
|
/external/llvm/test/MC/AArch64/ |
neon-scalar-by-elem-saturating-mla.s | 30 sqdmlsl d31, s31, v31.s[2] 38 // CHECK: sqdmlsl d31, s31, v31.s[2] // encoding: [0xff,0x7b,0x9f,0x5f]
|
neon-scalar-by-elem-saturating-mul.s | 11 sqdmull d31, s31, v31.s[3] 20 // CHECK: sqdmull d31, s31, v31.s[3] // encoding: [0xff,0xbb,0xbf,0x5f]
|
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/AArch64/ |
neon-scalar-by-elem-saturating-mla.s | 30 sqdmlsl d31, s31, v31.s[2] 38 // CHECK: sqdmlsl d31, s31, v31.s[2] // encoding: [0xff,0x7b,0x9f,0x5f]
|
neon-scalar-by-elem-saturating-mul.s | 11 sqdmull d31, s31, v31.s[3] 20 // CHECK: sqdmull d31, s31, v31.s[3] // encoding: [0xff,0xbb,0xbf,0x5f]
|
/external/libvpx/libvpx/vp8/common/arm/neon/ |
idct_blk_neon.c | 70 int32x2_t d28, d29, d30, d31; local 77 d28 = d29 = d30 = d31 = vdup_n_s32(0); 113 d31 = vld1_lane_s32((const int32_t *)dst0, d31, 0); 114 d31 = vld1_lane_s32((const int32_t *)dst1, d31, 1); 207 vaddw_u8(vreinterpretq_u16_s16(q2tmp3.val[1]), vreinterpret_u8_s32(d31))); 212 d31 = vreinterpret_s32_u8(vqmovun_s16(q7)); 229 vst1_lane_s32((int32_t *)dst0, d31, 0); 230 vst1_lane_s32((int32_t *)dst1, d31, 1) [all...] |
/external/tensorflow/tensorflow/compiler/xla/service/gpu/ |
stream_assignment_test.cc | 94 // d30 d31 -- layer 3 118 HloInstruction* d31 = local 121 builder.AddInstruction(CreateCanonicalDot(f32_2x2_, d30, d31)); 139 assignment->StreamNumberForHlo(*d31));
|
gpu_hlo_schedule_test.cc | 262 // d30 d31 -- layer 3 286 HloInstruction* d31 = local 289 builder.AddInstruction(CreateCanonicalDot(f32_2x2_, d30, d31)); 307 streams->StreamNumberForHlo(*d31)); 316 const HloVec all_ops({d00, d10, d11, d20, d21, d22, d30, d31, d40}); 347 if (op == d22 || op == d31 || op == d40) { 362 if (op == d20 || op == d21 || op == d30 || op == d31 || op == d40) { 368 if (op == d21 || op == d22 || op == d30 || op == d31 || op == d40) { 380 if (op == d30 || op == d31 || op == d40) { 386 if (op == d31 || op == d40) [all...] |
/external/libhevc/common/arm/ |
ihevc_intra_pred_chroma_dc.s | 129 vld2.s8 {d30,d31}, [r6]! @load from src[nt] 137 vpaddl.u8 d3, d31 157 vld2.s8 {d30,d31}, [r6]! @load from src[nt] 159 vpaddl.u8 d3, d31 252 vld2.s8 {d30,d31},[r6] @load from src[nt] 256 vshl.i64 d2,d31,#32
|
/art/test/658-fp-read-barrier/src/ |
Main.java | 85 double d31 = main.field31; local 94 d25 + d26 + d27 + d28 + d29 + d30 + d31 + d32;
|
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/ARM/ |
vmov-vmvn-illegal-cases.s | 6 @ CHECK: note: operand must be a register in range [d0, d31] 14 @ CHECK: note: operand must be a register in range [d0, d31] 27 @ CHECK: note: operand must be a register in range [d0, d31] 35 @ CHECK: note: operand must be a register in range [d0, d31]
|
pr22395.s | 9 vldmia r0, {d16-d31} 11 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
|
/external/vixl/test/aarch32/ |
test-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-a32.cc | 142 {{F32, d0, d31, d2}, false, al, "F32 d0 d31 d2", "F32_d0_d31_d2"}, 155 {{F32, d21, d31, d7}, false, al, "F32 d21 d31 d7", "F32_d21_d31_d7"}, 162 {{F32, d23, d31, d10}, false, al, "F32 d23 d31 d10", "F32_d23_d31_d10"}, 171 {{F32, d22, d1, d31}, false, al, "F32 d22 d1 d31", "F32_d22_d1_d31"}, 178 {{F32, d31, d31, d8}, false, al, "F32 d31 d31 d8", "F32_d31_d31_d8"} [all...] |
test-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-t32.cc | 142 {{F32, d0, d31, d2}, false, al, "F32 d0 d31 d2", "F32_d0_d31_d2"}, 155 {{F32, d21, d31, d7}, false, al, "F32 d21 d31 d7", "F32_d21_d31_d7"}, 162 {{F32, d23, d31, d10}, false, al, "F32 d23 d31 d10", "F32_d23_d31_d10"}, 171 {{F32, d22, d1, d31}, false, al, "F32 d22 d1 d31", "F32_d22_d1_d31"}, 178 {{F32, d31, d31, d8}, false, al, "F32 d31 d31 d8", "F32_d31_d31_d8"} [all...] |
test-assembler-cond-dt-drt-drd-drn-drm-float-not-f16-a32.cc | 101 {{F64, d31, d7, d1}, false, al, "F64 d31 d7 d1", "F64_d31_d7_d1"}, 143 {{F64, d31, d28, d16}, false, al, "F64 d31 d28 d16", "F64_d31_d28_d16"}, 154 {{F64, d5, d26, d31}, false, al, "F64 d5 d26 d31", "F64_d5_d26_d31"}, 167 {{F64, d2, d17, d31}, false, al, "F64 d2 d17 d31", "F64_d2_d17_d31"}, 173 {{F32, d13, d31, d5}, false, al, "F32 d13 d31 d5", "F32_d13_d31_d5"} [all...] |
/external/llvm/test/MC/ARM/ |
pr22395.s | 9 vldmia r0, {d16-d31} 11 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
|