Lines Matching refs:TmpInst
937 MCInst TmpInst;
940 LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
941 TmpInst.setOpcode(Opcode);
942 OutStreamer.EmitInstruction(TmpInst);
1098 MCInst TmpInst;
1099 TmpInst.setOpcode(MI->getOpcode() == ARM::t2LEApcrel ? ARM::t2ADR
1102 populateADROperands(TmpInst, MI->getOperand(0).getReg(),
1106 OutStreamer.EmitInstruction(TmpInst);
1112 MCInst TmpInst;
1113 TmpInst.setOpcode(MI->getOpcode() == ARM::t2LEApcrelJT ? ARM::t2ADR
1116 populateADROperands(TmpInst, MI->getOperand(0).getReg(),
1121 OutStreamer.EmitInstruction(TmpInst);
1129 MCInst TmpInst;
1130 TmpInst.setOpcode(ARM::MOVr);
1131 TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
1132 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1134 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1135 TmpInst.addOperand(MCOperand::CreateReg(0));
1137 TmpInst.addOperand(MCOperand::CreateReg(0));
1138 OutStreamer.EmitInstruction(TmpInst);
1141 MCInst TmpInst;
1142 TmpInst.setOpcode(ARM::BX);
1143 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1144 OutStreamer.EmitInstruction(TmpInst);
1151 MCInst TmpInst;
1152 TmpInst.setOpcode(ARM::tMOVr);
1153 TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
1154 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1156 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1157 TmpInst.addOperand(MCOperand::CreateReg(0));
1158 OutStreamer.EmitInstruction(TmpInst);
1161 MCInst TmpInst;
1162 TmpInst.setOpcode(ARM::tBX);
1163 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1165 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1166 TmpInst.addOperand(MCOperand::CreateReg(0));
1167 OutStreamer.EmitInstruction(TmpInst);
1174 MCInst TmpInst;
1175 TmpInst.setOpcode(ARM::MOVr);
1176 TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
1177 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1179 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1180 TmpInst.addOperand(MCOperand::CreateReg(0));
1182 TmpInst.addOperand(MCOperand::CreateReg(0));
1183 OutStreamer.EmitInstruction(TmpInst);
1186 MCInst TmpInst;
1187 TmpInst.setOpcode(ARM::MOVr);
1188 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1189 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1191 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1192 TmpInst.addOperand(MCOperand::CreateReg(0));
1194 TmpInst.addOperand(MCOperand::CreateReg(0));
1195 OutStreamer.EmitInstruction(TmpInst);
1201 MCInst TmpInst;
1202 TmpInst.setOpcode(Opc == ARM::MOVi16_ga_pcrel? ARM::MOVi16 : ARM::t2MOVi16);
1203 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1221 TmpInst.addOperand(MCOperand::CreateExpr(PCRelExpr));
1224 TmpInst.addOperand(MCOperand::CreateExpr(RefExpr));
1228 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1229 TmpInst.addOperand(MCOperand::CreateReg(0));
1231 TmpInst.addOperand(MCOperand::CreateReg(0));
1232 OutStreamer.EmitInstruction(TmpInst);
1237 MCInst TmpInst;
1238 TmpInst.setOpcode(Opc == ARM::MOVTi16_ga_pcrel
1240 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1241 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1259 TmpInst.addOperand(MCOperand::CreateExpr(PCRelExpr));
1262 TmpInst.addOperand(MCOperand::CreateExpr(RefExpr));
1265 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1266 TmpInst.addOperand(MCOperand::CreateReg(0));
1268 TmpInst.addOperand(MCOperand::CreateReg(0));
1269 OutStreamer.EmitInstruction(TmpInst);
1387 MCInst TmpInst;
1388 TmpInst.setOpcode(ARM::tMOVr);
1389 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1390 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1392 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1393 TmpInst.addOperand(MCOperand::CreateReg(0));
1394 OutStreamer.EmitInstruction(TmpInst);
1401 MCInst TmpInst;
1403 TmpInst.setOpcode(ARM::t2TBB);
1404 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1405 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1407 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1408 TmpInst.addOperand(MCOperand::CreateReg(0));
1409 OutStreamer.EmitInstruction(TmpInst);
1418 MCInst TmpInst;
1420 TmpInst.setOpcode(ARM::t2TBH);
1421 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1422 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1424 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1425 TmpInst.addOperand(MCOperand::CreateReg(0));
1426 OutStreamer.EmitInstruction(TmpInst);
1435 MCInst TmpInst;
1438 TmpInst.setOpcode(Opc);
1439 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1440 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1442 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1443 TmpInst.addOperand(MCOperand::CreateReg(0));
1446 TmpInst.addOperand(MCOperand::CreateReg(0));
1447 OutStreamer.EmitInstruction(TmpInst);
1460 MCInst TmpInst;
1463 TmpInst.setOpcode(ARM::LDRi12);
1464 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1465 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1466 TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1468 TmpInst.setOpcode(ARM::LDRrs);
1469 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1470 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1471 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1472 TmpInst.addOperand(MCOperand::CreateImm(0));
1475 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1476 TmpInst.addOperand(MCOperand::CreateReg(0));
1477 OutStreamer.EmitInstruction(TmpInst);
1486 MCInst TmpInst;
1487 TmpInst.setOpcode(ARM::ADDrr);
1488 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1489 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1490 TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1492 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1493 TmpInst.addOperand(MCOperand::CreateReg(0));
1495 TmpInst.addOperand(MCOperand::CreateReg(0));
1496 OutStreamer.EmitInstruction(TmpInst);
1541 MCInst TmpInst;
1542 TmpInst.setOpcode(ARM::tMOVr);
1543 TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1544 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1546 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1547 TmpInst.addOperand(MCOperand::CreateReg(0));
1549 OutStreamer.EmitInstruction(TmpInst);
1552 MCInst TmpInst;
1553 TmpInst.setOpcode(ARM::tADDi3);
1554 TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1556 TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1557 TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1558 TmpInst.addOperand(MCOperand::CreateImm(7));
1560 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1561 TmpInst.addOperand(MCOperand::CreateReg(0));
1562 OutStreamer.EmitInstruction(TmpInst);
1565 MCInst TmpInst;
1566 TmpInst.setOpcode(ARM::tSTRi);
1567 TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1568 TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1571 TmpInst.addOperand(MCOperand::CreateImm(1));
1573 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1574 TmpInst.addOperand(MCOperand::CreateReg(0));
1575 OutStreamer.EmitInstruction(TmpInst);
1578 MCInst TmpInst;
1579 TmpInst.setOpcode(ARM::tMOVi8);
1580 TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1581 TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1582 TmpInst.addOperand(MCOperand::CreateImm(0));
1584 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1585 TmpInst.addOperand(MCOperand::CreateReg(0));
1586 OutStreamer.EmitInstruction(TmpInst);
1590 MCInst TmpInst;
1591 TmpInst.setOpcode(ARM::tB);
1592 TmpInst.addOperand(MCOperand::CreateExpr(SymbolExpr));
1593 OutStreamer.EmitInstruction(TmpInst);
1596 MCInst TmpInst;
1597 TmpInst.setOpcode(ARM::tMOVi8);
1598 TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1599 TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1600 TmpInst.addOperand(MCOperand::CreateImm(1));
1602 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1603 TmpInst.addOperand(MCOperand::CreateReg(0));
1605 OutStreamer.EmitInstruction(TmpInst);
1623 MCInst TmpInst;
1624 TmpInst.setOpcode(ARM::ADDri);
1625 TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1626 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1627 TmpInst.addOperand(MCOperand::CreateImm(8));
1629 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1630 TmpInst.addOperand(MCOperand::CreateReg(0));
1632 TmpInst.addOperand(MCOperand::CreateReg(0));
1634 OutStreamer.EmitInstruction(TmpInst);
1637 MCInst TmpInst;
1638 TmpInst.setOpcode(ARM::STRi12);
1639 TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1640 TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1641 TmpInst.addOperand(MCOperand::CreateImm(4));
1643 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1644 TmpInst.addOperand(MCOperand::CreateReg(0));
1645 OutStreamer.EmitInstruction(TmpInst);
1648 MCInst TmpInst;
1649 TmpInst.setOpcode(ARM::MOVi);
1650 TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1651 TmpInst.addOperand(MCOperand::CreateImm(0));
1653 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1654 TmpInst.addOperand(MCOperand::CreateReg(0));
1656 TmpInst.addOperand(MCOperand::CreateReg(0));
1657 OutStreamer.EmitInstruction(TmpInst);
1660 MCInst TmpInst;
1661 TmpInst.setOpcode(ARM::ADDri);
1662 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1663 TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1664 TmpInst.addOperand(MCOperand::CreateImm(0));
1666 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1667 TmpInst.addOperand(MCOperand::CreateReg(0));
1669 TmpInst.addOperand(MCOperand::CreateReg(0));
1670 OutStreamer.EmitInstruction(TmpInst);
1673 MCInst TmpInst;
1674 TmpInst.setOpcode(ARM::MOVi);
1675 TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1676 TmpInst.addOperand(MCOperand::CreateImm(1));
1678 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1679 TmpInst.addOperand(MCOperand::CreateReg(0));
1681 TmpInst.addOperand(MCOperand::CreateReg(0));
1683 OutStreamer.EmitInstruction(TmpInst);
1695 MCInst TmpInst;
1696 TmpInst.setOpcode(ARM::LDRi12);
1697 TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1698 TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1699 TmpInst.addOperand(MCOperand::CreateImm(8));
1701 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1702 TmpInst.addOperand(MCOperand::CreateReg(0));
1703 OutStreamer.EmitInstruction(TmpInst);
1706 MCInst TmpInst;
1707 TmpInst.setOpcode(ARM::LDRi12);
1708 TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1709 TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1710 TmpInst.addOperand(MCOperand::CreateImm(4));
1712 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1713 TmpInst.addOperand(MCOperand::CreateReg(0));
1714 OutStreamer.EmitInstruction(TmpInst);
1717 MCInst TmpInst;
1718 TmpInst.setOpcode(ARM::LDRi12);
1719 TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1720 TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1721 TmpInst.addOperand(MCOperand::CreateImm(0));
1723 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1724 TmpInst.addOperand(MCOperand::CreateReg(0));
1725 OutStreamer.EmitInstruction(TmpInst);
1728 MCInst TmpInst;
1729 TmpInst.setOpcode(ARM::BX);
1730 TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1732 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1733 TmpInst.addOperand(MCOperand::CreateReg(0));
1734 OutStreamer.EmitInstruction(TmpInst);
1747 MCInst TmpInst;
1748 TmpInst.setOpcode(ARM::tLDRi);
1749 TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1750 TmpInst
1753 TmpInst.addOperand(MCOperand::CreateImm(2));
1755 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1756 TmpInst.addOperand(MCOperand::CreateReg(0));
1757 OutStreamer.EmitInstruction(TmpInst);
1760 MCInst TmpInst;
1761 TmpInst.setOpcode(ARM::tMOVr);
1762 TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1763 TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1765 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1766 TmpInst.addOperand(MCOperand::CreateReg(0));
1767 OutStreamer.EmitInstruction(TmpInst);
1770 MCInst TmpInst;
1771 TmpInst.setOpcode(ARM::tLDRi);
1772 TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1773 TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1774 TmpInst.addOperand(MCOperand::CreateImm(1));
1776 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1777 TmpInst.addOperand(MCOperand::CreateReg(0));
1778 OutStreamer.EmitInstruction(TmpInst);
1781 MCInst TmpInst;
1782 TmpInst.setOpcode(ARM::tLDRr);
1783 TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1784 TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1785 TmpInst.addOperand(MCOperand::CreateReg(0));
1787 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1788 TmpInst.addOperand(MCOperand::CreateReg(0));
1789 OutStreamer.EmitInstruction(TmpInst);
1792 MCInst TmpInst;
1793 TmpInst.setOpcode(ARM::tBX);
1794 TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1796 TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1797 TmpInst.addOperand(MCOperand::CreateReg(0));
1798 OutStreamer.EmitInstruction(TmpInst);
1804 MCInst TmpInst;
1805 LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
1811 OutStreamer.EmitInstruction(TmpInst);
