Home | History | Annotate | Download | only in ARM

Lines Matching refs:V3

257   SDNode *QuadSRegs(EVT VT, SDValue V0, SDValue V1, SDValue V2, SDValue V3);
258 SDNode *QuadDRegs(EVT VT, SDValue V0, SDValue V1, SDValue V2, SDValue V3);
259 SDNode *QuadQRegs(EVT VT, SDValue V0, SDValue V1, SDValue V2, SDValue V3);
1390 SDValue V2, SDValue V3) {
1399 V2, SubReg2, V3, SubReg3 };
1406 SDValue V2, SDValue V3) {
1414 V2, SubReg2, V3, SubReg3 };
1421 SDValue V2, SDValue V3) {
1429 V2, SubReg2, V3, SubReg3 };
1642 SDValue V3 = (NumVecs == 3)
1645 SrcReg = SDValue(QuadDRegs(MVT::v4i64, V0, V1, V2, V3), 0);
1682 SDValue V3 = (NumVecs == 3)
1685 SDValue RegSeq = SDValue(QuadQRegs(MVT::v8i64, V0, V1, V2, V3), 0);
1800 SDValue V3 = (NumVecs == 3)
1804 SuperReg = SDValue(QuadDRegs(MVT::v4i64, V0, V1, V2, V3), 0);
1806 SuperReg = SDValue(QuadQRegs(MVT::v8i64, V0, V1, V2, V3), 0);
1930 SDValue V3 = (NumVecs == 3)
1933 RegSeq = SDValue(QuadDRegs(MVT::v4i64, V0, V1, V2, V3), 0);