Lines Matching refs:SPU
1 //===-- SPUTargetMachine.cpp - Define TargetMachine for Cell SPU ----------===//
10 // Top-level implementation for the Cell SPU target.
14 #include "SPU.h"
37 LR[0].first = SPU::R0;
119 BuildMI(MBB, MBBI, dl, TII.get(SPU::PROLOG_LABEL)).addSym(FrameLabel);
124 BuildMI(MBB, MBBI, dl, TII.get(SPU::STQDr32), SPU::R0).addImm(16)
125 .addReg(SPU::R1);
128 BuildMI(MBB, MBBI, dl, TII.get(SPU::STQDr32), SPU::R1).addImm(FrameSize)
129 .addReg(SPU::R1);
131 BuildMI(MBB, MBBI, dl, TII.get(SPU::AIr32), SPU::R1).addReg(SPU::R1)
136 BuildMI(MBB, MBBI, dl, TII.get(SPU::STQDr128), SPU::R2)
138 .addReg(SPU::R1);
139 BuildMI(MBB, MBBI, dl, TII.get(SPU::ILr32), SPU::R2)
141 BuildMI(MBB, MBBI, dl, TII.get(SPU::STQXr32), SPU::R1)
142 .addReg(SPU::R2)
143 .addReg(SPU::R1);
144 BuildMI(MBB, MBBI, dl, TII.get(SPU::Ar32), SPU::R1)
145 .addReg(SPU::R1)
146 .addReg(SPU::R2);
147 BuildMI(MBB, MBBI, dl, TII.get(SPU::SFIr32), SPU::R2)
148 .addReg(SPU::R2)
150 BuildMI(MBB, MBBI, dl, TII.get(SPU::LQXr128), SPU::R2)
151 .addReg(SPU::R2)
152 .addReg(SPU::R1);
170 if (Reg == SPU::R0) continue;
178 BuildMI(MBB, MBBI, dl, TII.get(SPU::PROLOG_LABEL)).addSym(ReadyLabel);
180 MachineLocation FPDst(SPU::R1);
193 BuildMI(MBB, MBBI, dl, TII.get(SPU::PROLOG_LABEL))
209 assert(MBBI->getOpcode() == SPU::RET &&
220 BuildMI(MBB, MBBI, dl, TII.get(SPU::LQDr128), SPU::R0)
222 .addReg(SPU::R1);
223 BuildMI(MBB, MBBI, dl, TII.get(SPU::AIr32), SPU::R1)
224 .addReg(SPU::R1)
229 BuildMI(MBB, MBBI, dl, TII.get(SPU::STQDr128), SPU::R2)
231 .addReg(SPU::R1);
232 BuildMI(MBB, MBBI, dl, TII.get(SPU::ILr32), SPU::R2)
234 BuildMI(MBB, MBBI, dl, TII.get(SPU::Ar32), SPU::R1)
235 .addReg(SPU::R1)
236 .addReg(SPU::R2);
237 BuildMI(MBB, MBBI, dl, TII.get(SPU::LQDr128), SPU::R0)
239 .addReg(SPU::R1);
240 BuildMI(MBB, MBBI, dl, TII.get(SPU::SFIr32), SPU::R2).
241 addReg(SPU::R2)
243 BuildMI(MBB, MBBI, dl, TII.get(SPU::LQXr128), SPU::R2)
244 .addReg(SPU::R2)
245 .addReg(SPU::R1);
258 MF.getRegInfo().setPhysRegUnused(SPU::R0);
259 MF.getRegInfo().setPhysRegUnused(SPU::R1);
260 MF.getRegInfo().setPhysRegUnused(SPU::R2);
263 const TargetRegisterClass *RC = &SPU::R32CRegClass;
