Lines Matching full:declare
7 declare <4 x i32> @llvm.spu.si.and(<4 x i32>, <4 x i32>)
8 declare <4 x i32> @llvm.spu.si.andc(<4 x i32>, <4 x i32>)
9 declare <4 x i32> @llvm.spu.si.andi(<4 x i32>, i16)
10 declare <8 x i16> @llvm.spu.si.andhi(<8 x i16>, i16)
11 declare <16 x i8> @llvm.spu.si.andbi(<16 x i8>, i8)
13 declare <4 x i32> @llvm.spu.si.or(<4 x i32>, <4 x i32>)
14 declare <4 x i32> @llvm.spu.si.orc(<4 x i32>, <4 x i32>)
15 declare <4 x i32> @llvm.spu.si.ori(<4 x i32>, i16)
16 declare <8 x i16> @llvm.spu.si.orhi(<8 x i16>, i16)
17 declare <16 x i8> @llvm.spu.si.orbi(<16 x i8>, i8)
19 declare <4 x i32> @llvm.spu.si.xor(<4 x i32>, <4 x i32>)
20 declare <4 x i32> @llvm.spu.si.xori(<4 x i32>, i16)
21 declare <8 x i16> @llvm.spu.si.xorhi(<8 x i16>, i16)
22 declare <16 x i8> @llvm.spu.si.xorbi(<16 x i8>, i8)
24 declare <4 x i32> @llvm.spu.si.nand(<4 x i32>, <4 x i32>)
25 declare <4 x i32> @llvm.spu.si.nor(<4 x i32>, <4 x i32>)
