Lines Matching full:cvt
71 ; CHECK: cvt.u16.u32 rh{{[0-9]+}}, r{{[0-9]+}};
78 ; CHECK: cvt.u16.u64 rh{{[0-9]+}}, rd{{[0-9]+}};
85 ; CHECK: cvt.rzi.u16.f32 rh{{[0-9]+}}, r{{[0-9]+}};
92 ; CHECK: cvt.rzi.u16.f64 rh{{[0-9]+}}, rd{{[0-9]+}};
108 ; CHECK: cvt.u32.u16 r{{[0-9]+}}, rh{{[0-9]+}};
115 ; CHECK: cvt.u32.u64 r{{[0-9]+}}, rd{{[0-9]+}};
122 ; CHECK: cvt.rzi.u32.f32 r{{[0-9]+}}, r{{[0-9]+}};
129 ; CHECK: cvt.rzi.u32.f64 r{{[0-9]+}}, rd{{[0-9]+}};
145 ; CHECK: cvt.u64.u16 rd{{[0-9]+}}, rh{{[0-9]+}};
152 ; CHECK: cvt.u64.u32 rd{{[0-9]+}}, r{{[0-9]+}};
159 ; CHECK: cvt.rzi.u64.f32 rd{{[0-9]+}}, r{{[0-9]+}};
166 ; CHECK: cvt.rzi.u64.f64 rd{{[0-9]+}}, rd{{[0-9]+}};
182 ; CHECK: cvt.rn.f32.u16 r{{[0-9]+}}, rh{{[0-9]+}};
189 ; CHECK: cvt.rn.f32.u32 r{{[0-9]+}}, r{{[0-9]+}};
196 ; CHECK: cvt.rn.f32.u64 r{{[0-9]+}}, rd{{[0-9]+}};
203 ; CHECK: cvt.rn.f32.f64 r{{[0-9]+}}, rd{{[0-9]+}};
219 ; CHECK: cvt.rn.f64.u16 rd{{[0-9]+}}, rh{{[0-9]+}};
226 ; CHECK: cvt.rn.f64.u32 rd{{[0-9]+}}, r{{[0-9]+}};
233 ; CHECK: cvt.rn.f64.u64 rd{{[0-9]+}}, rd{{[0-9]+}};
240 ; CHECK: cvt.f64.f32 rd{{[0-9]+}}, r{{[0-9]+}};
