Lines Matching defs:XX
3461 # define XX(_n) *p++ = (_n)
3468 case Asse_MOV: /*movups*/ XX(rex); XX(0x0F); XX(0x10); break;
3469 case Asse_OR: XX(rex); XX(0x0F); XX(0x56); break;
3470 case Asse_XOR: XX(rex); XX(0x0F); XX(0x57); break;
3471 case Asse_AND: XX(rex); XX(0x0F); XX(0x54); break;
3472 case Asse_ANDN: XX(rex); XX(0x0F); XX(0x55); break;
3473 case Asse_PACKSSD: XX(0x66); XX(rex); XX(0x0F); XX(0x6B); break;
3474 case Asse_PACKSSW: XX(0x66); XX(rex); XX(0x0F); XX(0x63); break;
3475 case Asse_PACKUSW: XX(0x66); XX(rex); XX(0x0F); XX(0x67); break;
3476 case Asse_ADD8: XX(0x66); XX(rex); XX(0x0F); XX(0xFC); break;
3477 case Asse_ADD16: XX(0x66); XX(rex); XX(0x0F); XX(0xFD); break;
3478 case Asse_ADD32: XX(0x66); XX(rex); XX(0x0F); XX(0xFE); break;
3479 case Asse_ADD64: XX(0x66); XX(rex); XX(0x0F); XX(0xD4); break;
3480 case Asse_QADD8S: XX(0x66); XX(rex); XX(0x0F); XX(0xEC); break;
3481 case Asse_QADD16S: XX(0x66); XX(rex); XX(0x0F); XX(0xED); break;
3482 case Asse_QADD8U: XX(0x66); XX(rex); XX(0x0F); XX(0xDC); break;
3483 case Asse_QADD16U: XX(0x66); XX(rex); XX(0x0F); XX(0xDD); break;
3484 case Asse_AVG8U: XX(0x66); XX(rex); XX(0x0F); XX(0xE0); break;
3485 case Asse_AVG16U: XX(0x66); XX(rex); XX(0x0F); XX(0xE3); break;
3486 case Asse_CMPEQ8: XX(0x66); XX(rex); XX(0x0F); XX(0x74); break;
3487 case Asse_CMPEQ16: XX(0x66); XX(rex); XX(0x0F); XX(0x75); break;
3488 case Asse_CMPEQ32: XX(0x66); XX(rex); XX(0x0F); XX(0x76); break;
3489 case Asse_CMPGT8S: XX(0x66); XX(rex); XX(0x0F); XX(0x64); break;
3490 case Asse_CMPGT16S: XX(0x66); XX(rex); XX(0x0F); XX(0x65); break;
3491 case Asse_CMPGT32S: XX(0x66); XX(rex); XX(0x0F); XX(0x66); break;
3492 case Asse_MAX16S: XX(0x66); XX(rex); XX(0x0F); XX(0xEE); break;
3493 case Asse_MAX8U: XX(0x66); XX(rex); XX(0x0F); XX(0xDE); break;
3494 case Asse_MIN16S: XX(0x66); XX(rex); XX(0x0F); XX(0xEA); break;
3495 case Asse_MIN8U: XX(0x66); XX(rex); XX(0x0F); XX(0xDA); break;
3496 case Asse_MULHI16U: XX(0x66); XX(rex); XX(0x0F); XX(0xE4); break;
3497 case Asse_MULHI16S: XX(0x66); XX(rex); XX(0x0F); XX(0xE5); break;
3498 case Asse_MUL16: XX(0x66); XX(rex); XX(0x0F); XX(0xD5); break;
3499 case Asse_SHL16: XX(0x66); XX(rex); XX(0x0F); XX(0xF1); break;
3500 case Asse_SHL32: XX(0x66); XX(rex); XX(0x0F); XX(0xF2); break;
3501 case Asse_SHL64: XX(0x66); XX(rex); XX(0x0F); XX(0xF3); break;
3502 case Asse_SAR16: XX(0x66); XX(rex); XX(0x0F); XX(0xE1); break;
3503 case Asse_SAR32: XX(0x66); XX(rex); XX(0x0F); XX(0xE2); break;
3504 case Asse_SHR16: XX(0x66); XX(rex); XX(0x0F); XX(0xD1); break;
3505 case Asse_SHR32: XX(0x66); XX(rex); XX(0x0F); XX(0xD2); break;
3506 case Asse_SHR64: XX(0x66); XX(rex); XX(0x0F); XX(0xD3); break;
3507 case Asse_SUB8: XX(0x66); XX(rex); XX(0x0F); XX(0xF8); break;
3508 case Asse_SUB16: XX(0x66); XX(rex); XX(0x0F); XX(0xF9); break;
3509 case Asse_SUB32: XX(0x66); XX(rex); XX(0x0F); XX(0xFA); break;
3510 case Asse_SUB64: XX(0x66); XX(rex); XX(0x0F); XX(0xFB); break;
3511 case Asse_QSUB8S: XX(0x66); XX(rex); XX(0x0F); XX(0xE8); break;
3512 case Asse_QSUB16S: XX(0x66); XX(rex); XX(0x0F); XX(0xE9); break;
3513 case Asse_QSUB8U: XX(0x66); XX(rex); XX(0x0F); XX(0xD8); break;
3514 case Asse_QSUB16U: XX(0x66); XX(rex); XX(0x0F); XX(0xD9); break;
3515 case Asse_UNPCKHB: XX(0x66); XX(rex); XX(0x0F); XX(0x68); break;
3516 case Asse_UNPCKHW: XX(0x66); XX(rex); XX(0x0F); XX(0x69); break;
3517 case Asse_UNPCKHD: XX(0x66); XX(rex); XX(0x0F); XX(0x6A); break;
3518 case Asse_UNPCKHQ: XX(0x66); XX(rex); XX(0x0F); XX(0x6D); break;
3519 case Asse_UNPCKLB: XX(0x66); XX(rex); XX(0x0F); XX(0x60); break;
3520 case Asse_UNPCKLW: XX(0x66); XX(rex); XX(0x0F); XX(0x61); break;
3521 case Asse_UNPCKLD: XX(0x66); XX(rex); XX(0x0F); XX(0x62); break;
3522 case Asse_UNPCKLQ: XX(0x66); XX(rex); XX(0x0F); XX(0x6C); break;
3527 # undef XX
