Home | History | Annotate | Download | only in ARM

Lines Matching refs:FrameReg

387                   unsigned FrameReg, int &Offset,
402 if (FrameReg != ARM::SP) {
416 MI.getOperand(FrameRegIdx).ChangeToRegister(FrameReg, false);
431 AddDefaultPred(AddDefaultT1CC(MIB).addReg(FrameReg)
434 MI.getOperand(FrameRegIdx).ChangeToRegister(FrameReg, false);
446 emitThumbRegPlusImmediate(MBB, II, dl, DestReg, FrameReg, Offset, TII,
460 FrameReg).addImm(Mask));
462 MI.getOperand(FrameRegIdx).ChangeToRegister(FrameReg, false);
477 MI.getOperand(FrameRegIdx+1).ChangeToRegister(FrameReg, false);
486 unsigned NumBits = (FrameReg == ARM::SP) ? 8 : 5;
499 MI.getOperand(FrameRegIdx).ChangeToRegister(FrameReg, false);
505 if (NewOpc != Opcode && FrameReg != ARM::SP)
606 unsigned FrameReg = ARM::SP;
621 FrameReg = getFrameRegister(MF);
624 FrameReg = BasePtr;
629 MI.getOperand(i). ChangeToRegister(FrameReg, false /*isDef*/);
637 if (rewriteFrameIndex(MI, i, FrameReg, Offset, TII))
658 if (FrameReg == ARM::SP)
659 emitThumbRegPlusImmInReg(MBB, II, dl, TmpReg, FrameReg,
666 emitThumbRegPlusImmediate(MBB, II, dl, TmpReg, FrameReg, Offset, TII,
675 MI.getOperand(i+1).ChangeToRegister(FrameReg, false, false, false);
681 if (FrameReg == ARM::SP)
682 emitThumbRegPlusImmInReg(MBB, II, dl, VReg, FrameReg,
689 emitThumbRegPlusImmediate(MBB, II, dl, VReg, FrameReg, Offset, TII,
696 MI.getOperand(i+1).ChangeToRegister(FrameReg, false, false, false);