Lines Matching refs:VA
111 CCValAssign &VA = RVLocs[i];
112 assert(VA.isRegLoc() && "Can only return in registers!");
114 Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
170 CCValAssign &VA = ArgLocs[i];
183 if (VA.isRegLoc()) {
184 if (VA.needsCustom()) {
185 assert(VA.getLocVT() == MVT::f64);
187 MF.getRegInfo().addLiveIn(VA.getLocReg(), VRegHi);
213 MF.getRegInfo().addLiveIn(VA.getLocReg(), VReg);
215 if (VA.getLocVT() == MVT::f32)
217 else if (VA.getLocVT() != MVT::i32) {
219 DAG.getValueType(VA.getLocVT()));
220 Arg = DAG.getNode(ISD::TRUNCATE, dl, VA.getLocVT(), Arg);
226 assert(VA.isMemLoc());
228 unsigned Offset = VA.getLocMemOffset()+StackOffset;
230 if (VA.needsCustom()) {
231 assert(VA.getValVT() == MVT::f64);
238 SDValue Load = DAG.getLoad(VA.getValVT(), dl, Chain, FIPtr,
273 if (VA.getValVT() == MVT::i32 || VA.getValVT() == MVT::f32) {
274 Load = DAG.getLoad(VA.getValVT(), dl, Chain, FIPtr,
280 unsigned Offset = 4-std::max(1U, VA.getValVT().getSizeInBits()/8);
285 VA.getValVT(), false, false,0);
286 Load = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), Load);
407 CCValAssign &VA = ArgLocs[i];
417 switch (VA.getLocInfo()) {
421 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
424 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
427 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
430 Arg = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), Arg);
435 assert(VA.needsCustom());
447 if (VA.needsCustom()) {
448 assert(VA.getLocVT() == MVT::f64);
450 if (VA.isMemLoc()) {
451 unsigned Offset = VA.getLocMemOffset() + StackOffset;
478 if (VA.isRegLoc()) {
479 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Hi));
495 unsigned Offset = VA.getLocMemOffset() + StackOffset;
515 if (VA.isRegLoc()) {
516 if (VA.getLocVT() != MVT::f32) {
517 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
521 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
525 assert(VA.isMemLoc());
529 SDValue PtrOff = DAG.getIntPtrConstant(VA.getLocMemOffset()+StackOffset);
