Lines Matching defs:MISC
550 #define MISC(str, type) if (name == str) SET(type);
638 MISC("brtarget", "kOperandTypeARMBranchTarget"); // ?
639 MISC("uncondbrtarget", "kOperandTypeARMBranchTarget"); // ?
640 MISC("t_brtarget", "kOperandTypeARMBranchTarget"); // ?
641 MISC("t_bcctarget", "kOperandTypeARMBranchTarget"); // ?
642 MISC("t_cbtarget", "kOperandTypeARMBranchTarget"); // ?
643 MISC("bltarget", "kOperandTypeARMBranchTarget"); // ?
645 MISC("br_target", "kOperandTypeARMBranchTarget"); // ?
646 MISC("bl_target", "kOperandTypeARMBranchTarget"); // ?
647 MISC("blx_target", "kOperandTypeARMBranchTarget"); // ?
649 MISC("t_bltarget", "kOperandTypeARMBranchTarget"); // ?
650 MISC("t_blxtarget", "kOperandTypeARMBranchTarget"); // ?
651 MISC("so_reg_imm", "kOperandTypeARMSoRegReg"); // R, R, I
652 MISC("so_reg_reg", "kOperandTypeARMSoRegImm"); // R, R, I
653 MISC("shift_so_reg_reg", "kOperandTypeARMSoRegReg"); // R, R, I
654 MISC("shift_so_reg_imm", "kOperandTypeARMSoRegImm"); // R, R, I
655 MISC("t2_so_reg", "kOperandTypeThumb2SoReg"); // R, I
656 MISC("so_imm", "kOperandTypeARMSoImm"); // I
657 MISC("rot_imm", "kOperandTypeARMRotImm"); // I
658 MISC("t2_so_imm", "kOperandTypeThumb2SoImm"); // I
659 MISC("so_imm2part", "kOperandTypeARMSoImm2Part"); // I
660 MISC("pred", "kOperandTypeARMPredicate"); // I, R
661 MISC("it_pred", "kOperandTypeARMPredicate"); // I
662 MISC("addrmode_imm12", "kOperandTypeAddrModeImm12"); // R, I
663 MISC("ldst_so_reg", "kOperandTypeLdStSOReg"); // R, R, I
664 MISC("postidx_reg", "kOperandTypeARMAddrMode3Offset"); // R, I
665 MISC("addrmode2", "kOperandTypeARMAddrMode2"); // R, R, I
666 MISC("am2offset_reg", "kOperandTypeARMAddrMode2Offset"); // R, I
667 MISC("am2offset_imm", "kOperandTypeARMAddrMode2Offset"); // R, I
668 MISC("addrmode3", "kOperandTypeARMAddrMode3"); // R, R, I
669 MISC("am3offset", "kOperandTypeARMAddrMode3Offset"); // R, I
670 MISC("ldstm_mode", "kOperandTypeARMLdStmMode"); // I
671 MISC("addrmode5", "kOperandTypeARMAddrMode5"); // R, I
672 MISC("addrmode6", "kOperandTypeARMAddrMode6"); // R, R, I, I
673 MISC("am6offset", "kOperandTypeARMAddrMode6Offset"); // R, I, I
674 MISC("addrmode6dup", "kOperandTypeARMAddrMode6"); // R, R, I, I
675 MISC("addrmode6oneL32", "kOperandTypeARMAddrMode6"); // R, R, I, I
676 MISC("addrmodepc", "kOperandTypeARMAddrModePC"); // R, I
677 MISC("addr_offset_none", "kOperandTypeARMAddrMode7"); // R
678 MISC("reglist", "kOperandTypeARMRegisterList"); // I, R, ...
679 MISC("dpr_reglist", "kOperandTypeARMDPRRegisterList"); // I, R, ...
680 MISC("spr_reglist", "kOperandTypeARMSPRRegisterList"); // I, R, ...
681 MISC("it_mask", "kOperandTypeThumbITMask"); // I
682 MISC("t2addrmode_reg", "kOperandTypeThumb2AddrModeReg"); // R
683 MISC("t2addrmode_posimm8", "kOperandTypeThumb2AddrModeImm8"); // R, I
684 MISC("t2addrmode_negimm8", "kOperandTypeThumb2AddrModeImm8"); // R, I
685 MISC("t2addrmode_imm8", "kOperandTypeThumb2AddrModeImm8"); // R, I
686 MISC("t2am_imm8_offset", "kOperandTypeThumb2AddrModeImm8Offset");//I
687 MISC("t2addrmode_imm12", "kOperandTypeThumb2AddrModeImm12"); // R, I
688 MISC("t2addrmode_so_reg", "kOperandTypeThumb2AddrModeSoReg"); // R, R, I
689 MISC("t2addrmode_imm8s4", "kOperandTypeThumb2AddrModeImm8s4"); // R, I
690 MISC("t2addrmode_imm0_1020s4", "kOperandTypeThumb2AddrModeImm8s4"); // R, I
691 MISC("t2am_imm8s4_offset", "kOperandTypeThumb2AddrModeImm8s4Offset");
693 MISC("tb_addrmode", "kOperandTypeARMTBAddrMode"); // I
694 MISC("t_addrmode_rrs1", "kOperandTypeThumbAddrModeRegS1"); // R, R
695 MISC("t_addrmode_rrs2", "kOperandTypeThumbAddrModeRegS2"); // R, R
696 MISC("t_addrmode_rrs4", "kOperandTypeThumbAddrModeRegS4"); // R, R
697 MISC("t_addrmode_is1", "kOperandTypeThumbAddrModeImmS1"); // R, I
698 MISC("t_addrmode_is2", "kOperandTypeThumbAddrModeImmS2"); // R, I
699 MISC("t_addrmode_is4", "kOperandTypeThumbAddrModeImmS4"); // R, I
700 MISC("t_addrmode_rr", "kOperandTypeThumbAddrModeRR"); // R, R
701 MISC("t_addrmode_sp", "kOperandTypeThumbAddrModeSP"); // R, I
702 MISC("t_addrmode_pc", "kOperandTypeThumbAddrModePC"); // R, I
703 MISC("addrmode_tbb", "kOperandTypeThumbAddrModeRR"); // R, R
704 MISC("addrmode_tbh", "kOperandTypeThumbAddrModeRR"); // R, R
711 #undef MISC
