Lines Matching refs:Fixups
39 SmallVectorImpl<MCFixup> &Fixups) const;
41 SmallVectorImpl<MCFixup> &Fixups) const;
43 SmallVectorImpl<MCFixup> &Fixups) const;
45 SmallVectorImpl<MCFixup> &Fixups) const;
47 SmallVectorImpl<MCFixup> &Fixups) const;
49 SmallVectorImpl<MCFixup> &Fixups) const;
51 SmallVectorImpl<MCFixup> &Fixups) const;
56 SmallVectorImpl<MCFixup> &Fixups) const;
61 SmallVectorImpl<MCFixup> &Fixups) const;
63 SmallVectorImpl<MCFixup> &Fixups) const {
64 unsigned Bits = getBinaryCodeForInstr(MI, Fixups);
87 SmallVectorImpl<MCFixup> &Fixups) const {
89 if (MO.isReg() || MO.isImm()) return getMachineOpValue(MI, MO, Fixups);
92 Fixups.push_back(MCFixup::Create(0, MO.getExpr(),
98 SmallVectorImpl<MCFixup> &Fixups) const {
100 if (MO.isReg() || MO.isImm()) return getMachineOpValue(MI, MO, Fixups);
103 Fixups.push_back(MCFixup::Create(0, MO.getExpr(),
109 SmallVectorImpl<MCFixup> &Fixups) const {
111 if (MO.isReg() || MO.isImm()) return getMachineOpValue(MI, MO, Fixups);
114 Fixups.push_back(MCFixup::Create(0, MO.getExpr(),
120 SmallVectorImpl<MCFixup> &Fixups) const {
122 if (MO.isReg() || MO.isImm()) return getMachineOpValue(MI, MO, Fixups);
125 Fixups.push_back(MCFixup::Create(0, MO.getExpr(),
131 SmallVectorImpl<MCFixup> &Fixups) const {
135 unsigned RegBits = getMachineOpValue(MI, MI.getOperand(OpNo+1), Fixups) << 16;
139 return (getMachineOpValue(MI, MO, Fixups) & 0xFFFF) | RegBits;
142 Fixups.push_back(MCFixup::Create(0, MO.getExpr(),
149 SmallVectorImpl<MCFixup> &Fixups) const {
153 unsigned RegBits = getMachineOpValue(MI, MI.getOperand(OpNo+1), Fixups) << 14;
157 return (getMachineOpValue(MI, MO, Fixups) & 0x3FFF) | RegBits;
160 Fixups.push_back(MCFixup::Create(0, MO.getExpr(),
168 SmallVectorImpl<MCFixup> &Fixups) const {
178 SmallVectorImpl<MCFixup> &Fixups) const {
