Lines Matching full:i16
14 define <4 x i16> @vmlai16(<4 x i16>* %A, <4 x i16>* %B, <4 x i16>* %C) nounwind {
16 ;CHECK: vmla.i16
17 %tmp1 = load <4 x i16>* %A
18 %tmp2 = load <4 x i16>* %B
19 %tmp3 = load <4 x i16>* %C
20 %tmp4 = mul <4 x i16> %tmp2, %tmp3
21 %tmp5 = add <4 x i16> %tmp1, %tmp4
22 ret <4 x i16> %tmp5
58 define <8 x i16> @vmlaQi16(<8 x i16>* %A, <8 x i16>* %B, <8 x i16>* %C) nounwind {
60 ;CHECK: vmla.i16
61 %tmp1 = load <8 x i16>* %A
62 %tmp2 = load <8 x i16>* %B
63 %tmp3 = load <8 x i16>* %C
64 %tmp4 = mul <8 x i16> %tmp2, %tmp3
65 %tmp5 = add <8 x i16> %tmp1, %tmp4
66 ret <8 x i16> %tmp5
91 define <8 x i16> @vmlals8(<8 x i16>* %A, <8 x i8>* %B, <8 x i8>* %C) nounwind {
94 %tmp1 = load <8 x i16>* %A
97 %tmp4 = sext <8 x i8> %tmp2 to <8 x i16>
98 %tmp5 = sext <8 x i8> %tmp3 to <8 x i16>
99 %tmp6 = mul <8 x i16> %tmp4, %tmp5
100 %tmp7 = add <8 x i16> %tmp1, %tmp6
101 ret <8 x i16> %tmp7
104 define <4 x i32> @vmlals16(<4 x i32>* %A, <4 x i16>* %B, <4 x i16>* %C) nounwind {
108 %tmp2 = load <4 x i16>* %B
109 %tmp3 = load <4 x i16>* %C
110 %tmp4 = sext <4 x i16> %tmp2 to <4 x i32>
111 %tmp5 = sext <4 x i16> %tmp3 to <4 x i32>
130 define <8 x i16> @vmlalu8(<8 x i16>* %A, <8 x i8>* %B, <8 x i8>* %C) nounwind {
133 %tmp1 = load <8 x i16>* %A
136 %tmp4 = zext <8 x i8> %tmp2 to <8 x i16>
137 %tmp5 = zext <8 x i8> %tmp3 to <8 x i16>
138 %tmp6 = mul <8 x i16> %tmp4, %tmp5
139 %tmp7 = add <8 x i16> %tmp1, %tmp6
140 ret <8 x i16> %tmp7
143 define <4 x i32> @vmlalu16(<4 x i32>* %A, <4 x i16>* %B, <4 x i16>* %C) nounwind {
147 %tmp2 = load <4 x i16>* %B
148 %tmp3 = load <4 x i16>* %C
149 %tmp4 = zext <4 x i16> %tmp2 to <4 x i32>
150 %tmp5 = zext <4 x i16> %tmp3 to <4 x i32>
169 define arm_aapcs_vfpcc <4 x i32> @test_vmlal_lanes16(<4 x i32> %arg0_int32x4_t, <4 x i16> %arg1_int16x4_t, <4 x i16> %arg2_int16x4_t) nounwind readnone {
173 %0 = shufflevector <4 x i16> %arg2_int16x4_t, <4 x i16> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 1> ; <<4 x i16>> [#uses=1]
174 %1 = sext <4 x i16> %arg1_int16x4_t to <4 x i32>
175 %2 = sext <4 x i16> %0 to <4 x i32>
193 define arm_aapcs_vfpcc <4 x i32> @test_vmlal_laneu16(<4 x i32> %arg0_uint32x4_t, <4 x i16> %arg1_uint16x4_t, <4 x i16> %arg2_uint16x4_t) nounwind readnone {
197 %0 = shufflevector <4 x i16> %arg2_uint16x4_t, <4 x i16> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 1> ; <<4 x i16>> [#uses=1]
198 %1 = zext <4 x i16> %arg1_uint16x4_t to <4 x i32>
199 %2 = zext <4 x i16> %0 to <4 x i32>
