Lines Matching full:arm
1 //===-- ARMAsmBackend.cpp - ARM Assembler Backend -------------------------===//
54 unsigned getNumFixupKinds() const { return ARM::NumTargetFixupKinds; }
57 return (STI->getFeatureBits() & ARM::HasV6T2Ops) != 0;
61 const static MCFixupKindInfo Infos[ARM::NumTargetFixupKinds] = {
154 case ARM::tBcc: return ARM::t2Bcc;
155 case ARM::tLDRpciASM: return ARM::t2LDRpci;
156 case ARM::tADR: return ARM::t2ADR;
157 case ARM::tB: return ARM::t2B;
172 case ARM::fixup_arm_thumb_br: {
182 case ARM::fixup_arm_thumb_bcc: {
192 case ARM::fixup_thumb_adr_pcrel_10:
193 case ARM::fixup_arm_thumb_cp: {
236 // ARM mode
264 case ARM::fixup_arm_movt_hi16:
267 case ARM::fixup_arm_movw_lo16:
268 case ARM::fixup_arm_movt_hi16_pcrel:
269 case ARM::fixup_arm_movw_lo16_pcrel: {
277 case ARM::fixup_t2_movt_hi16:
280 case ARM::fixup_t2_movw_lo16:
281 case ARM::fixup_t2_movt_hi16_pcrel: //FIXME: Shouldn't this be shifted like
283 case ARM::fixup_t2_movw_lo16_pcrel: {
297 case ARM::fixup_arm_ldst_pcrel_12:
298 // ARM PC-relative values are offset by 8.
301 case ARM::fixup_t2_ldst_pcrel_12: {
315 if (Kind == ARM::fixup_t2_ldst_pcrel_12) {
323 case ARM::fixup_thumb_adr_pcrel_10:
325 case ARM::fixup_arm_adr_pcrel_12: {
326 // ARM PC-relative values are offset by 8.
339 case ARM::fixup_t2_adr_pcrel_12: {
357 case ARM::fixup_arm_condbranch:
358 case ARM::fixup_arm_uncondbranch:
359 case ARM::fixup_arm_uncondbl:
360 case ARM::fixup_arm_condbl:
361 case ARM::fixup_arm_blx:
365 case ARM::fixup_t2_uncondbranch: {
386 case ARM::fixup_t2_condbranch: {
401 case ARM::fixup_arm_thumb_bl: {
432 case ARM::fixup_arm_thumb_blx: {
462 case ARM::fixup_arm_thumb_cp:
467 case ARM::fixup_arm_thumb_cb: {
472 case ARM::fixup_arm_thumb_br:
475 case ARM::fixup_arm_thumb_bcc:
478 case ARM::fixup_arm_pcrel_10_unscaled: {
479 Value = Value - 8; // ARM fixups offset by an additional word and don't
492 case ARM::fixup_arm_pcrel_10:
493 Value = Value - 4; // ARM fixups offset by an additional word and don't
496 case ARM::fixup_t2_pcrel_10: {
512 if (Kind == ARM::fixup_t2_pcrel_10) {
532 if ((unsigned)Fixup.getKind() != ARM::fixup_arm_ldst_pcrel_12 &&
533 (unsigned)Fixup.getKind() != ARM::fixup_t2_ldst_pcrel_12 &&
534 (unsigned)Fixup.getKind() != ARM::fixup_arm_adr_pcrel_12 &&
535 (unsigned)Fixup.getKind() != ARM::fixup_thumb_adr_pcrel_10 &&
536 (unsigned)Fixup.getKind() != ARM::fixup_t2_adr_pcrel_12 &&
537 (unsigned)Fixup.getKind() != ARM::fixup_arm_thumb_cp) {
547 if (A && ((unsigned)Fixup.getKind() == ARM::fixup_arm_thumb_blx ||
548 (unsigned)Fixup.getKind() == ARM::fixup_arm_thumb_bl ||
549 (unsigned)Fixup.getKind() == ARM::fixup_arm_blx ||
550 (unsigned)Fixup.getKind() == ARM::fixup_arm_uncondbl ||
551 (unsigned)Fixup.getKind() == ARM::fixup_arm_condbl))
567 case ARM::fixup_arm_thumb_bcc:
568 case ARM::fixup_arm_thumb_cp:
569 case ARM::fixup_thumb_adr_pcrel_10:
573 case ARM::fixup_arm_thumb_br:
574 case ARM::fixup_arm_thumb_cb:
577 case ARM::fixup_arm_pcrel_10_unscaled:
578 case ARM::fixup_arm_ldst_pcrel_12:
579 case ARM::fixup_arm_pcrel_10:
580 case ARM::fixup_arm_adr_pcrel_12:
581 case ARM::fixup_arm_uncondbl:
582 case ARM::fixup_arm_condbl:
583 case ARM::fixup_arm_blx:
584 case ARM::fixup_arm_condbranch:
585 case ARM::fixup_arm_uncondbranch:
589 case ARM::fixup_t2_ldst_pcrel_12:
590 case ARM::fixup_t2_condbranch:
591 case ARM::fixup_t2_uncondbranch:
592 case ARM::fixup_t2_pcrel_10:
593 case ARM::fixup_t2_adr_pcrel_12:
594 case ARM::fixup_arm_thumb_bl:
595 case ARM::fixup_arm_thumb_blx:
596 case ARM::fixup_arm_movt_hi16:
597 case ARM::fixup_arm_movw_lo16:
598 case ARM::fixup_arm_movt_hi16_pcrel:
599 case ARM::fixup_arm_movw_lo16_pcrel:
600 case ARM::fixup_t2_movt_hi16:
601 case ARM::fixup_t2_movw_lo16:
602 case ARM::fixup_t2_movt_hi16_pcrel:
603 case ARM::fixup_t2_movw_lo16_pcrel:
684 assert(0 && "Windows not supported on ARM");
