Lines Matching defs:dp
909 static inline void gen_vfp_##name(int dp) \
911 if (dp) \
924 static inline void gen_vfp_F1_mul(int dp)
927 if (dp) {
934 static inline void gen_vfp_F1_neg(int dp)
937 if (dp) {
944 static inline void gen_vfp_abs(int dp)
946 if (dp)
952 static inline void gen_vfp_neg(int dp)
954 if (dp)
960 static inline void gen_vfp_sqrt(int dp)
962 if (dp)
968 static inline void gen_vfp_cmp(int dp)
970 if (dp)
976 static inline void gen_vfp_cmpe(int dp)
978 if (dp)
984 static inline void gen_vfp_F1_ld0(int dp)
986 if (dp)
993 static inline void gen_vfp_##name(int dp, int neon) \
1003 if (dp) { \
1016 static inline void gen_vfp_##name(int dp, int neon) \
1026 if (dp) { \
1041 static inline void gen_vfp_##name(int dp, int shift, int neon) \
1052 if (dp) { \
1070 static inline void gen_vfp_ld(DisasContext *s, int dp, TCGv addr)
1072 if (dp)
1078 static inline void gen_vfp_st(DisasContext *s, int dp, TCGv addr)
1080 if (dp)
1087 vfp_reg_offset (int dp, int reg)
1089 if (dp)
1138 static inline void gen_mov_F0_vreg(int dp, int reg)
1140 if (dp)
1141 tcg_gen_ld_f64(cpu_F0d, cpu_env, vfp_reg_offset(dp, reg));
1143 tcg_gen_ld_f32(cpu_F0s, cpu_env, vfp_reg_offset(dp, reg));
1146 static inline void gen_mov_F1_vreg(int dp, int reg)
1148 if (dp)
1149 tcg_gen_ld_f64(cpu_F1d, cpu_env, vfp_reg_offset(dp, reg));
1151 tcg_gen_ld_f32(cpu_F1s, cpu_env, vfp_reg_offset(dp, reg));
1154 static inline void gen_mov_vreg_F0(int dp, int reg)
1156 if (dp)
1157 tcg_gen_st_f64(cpu_F0d, cpu_env, vfp_reg_offset(dp, reg));
1159 tcg_gen_st_f32(cpu_F0s, cpu_env, vfp_reg_offset(dp, reg));
2728 int dp, veclen;
2745 dp = ((insn & 0xf00) == 0xb00);
2751 if (dp) {
2839 } else { /* !dp */
2945 if (dp) {
2962 /* VCVT from int is always from S reg regardless of dp bit.
2993 if (dp)
3003 if (dp)
3029 gen_mov_F0_vreg(dp, rd);
3030 gen_mov_F1_vreg(dp, rm);
3035 gen_mov_F0_vreg(dp, rd);
3036 gen_vfp_F1_ld0(dp);
3047 gen_mov_F0_vreg(dp, rd);
3051 gen_mov_F0_vreg(dp, rm);
3056 gen_mov_F0_vreg(dp, rn);
3057 gen_mov_F1_vreg(dp, rm);
3065 gen_vfp_F1_mul(dp);
3066 gen_mov_F0_vreg(dp, rd);
3067 gen_vfp_add(dp);
3070 gen_vfp_mul(dp);
3071 gen_vfp_F1_neg(dp);
3072 gen_mov_F0_vreg(dp, rd);
3073 gen_vfp_add(dp);
3080 gen_vfp_F1_mul(dp);
3081 gen_mov_F0_vreg(dp, rd);
3082 gen_vfp_neg(dp);
3083 gen_vfp_add(dp);
3086 gen_vfp_mul(dp);
3087 gen_vfp_F1_neg(dp);
3088 gen_mov_F0_vreg(dp, rd);
3089 gen_vfp_neg(dp);
3090 gen_vfp_add(dp);
3093 gen_vfp_mul(dp);
3096 gen_vfp_mul(dp);
3097 gen_vfp_neg(dp);
3100 gen_vfp_add(dp);
3103 gen_vfp_sub(dp);
3106 gen_vfp_div(dp);
3114 if (dp) {
3136 gen_vfp_abs(dp);
3139 gen_vfp_neg(dp);
3142 gen_vfp_sqrt(dp);
3186 gen_vfp_cmp(dp);
3189 gen_vfp_cmpe(dp);
3192 gen_vfp_cmp(dp);
3195 gen_vfp_F1_ld0(dp);
3196 gen_vfp_cmpe(dp);
3199 if (dp)
3205 gen_vfp_uito(dp, 0);
3208 gen_vfp_sito(dp, 0);
3213 gen_vfp_shto(dp, 16 - rm, 0);
3218 gen_vfp_slto(dp, 32 - rm, 0);
3223 gen_vfp_uhto(dp, 16 - rm, 0);
3228 gen_vfp_ulto(dp, 32 - rm, 0);
3231 gen_vfp_toui(dp, 0);
3234 gen_vfp_touiz(dp, 0);
3237 gen_vfp_tosi(dp, 0);
3240 gen_vfp_tosiz(dp, 0);
3245 gen_vfp_tosh(dp, 16 - rm, 0);
3250 gen_vfp_tosl(dp, 32 - rm, 0);
3255 gen_vfp_touh(dp, 16 - rm, 0);
3260 gen_vfp_toul(dp, 32 - rm, 0);
3275 else if (op == 15 && dp && ((rn & 0x1c) == 0x18))
3280 gen_mov_vreg_F0(!dp, rd);
3282 gen_mov_vreg_F0(dp, rd);
3293 gen_mov_vreg_F0(dp, rd);
3306 gen_mov_F0_vreg(dp, rm);
3311 gen_mov_F0_vreg(dp, rn);
3315 gen_mov_F1_vreg(dp, rm);
3327 if (dp) {
3335 if (dp) {
3352 if (dp) {
3371 if (dp)
3388 gen_vfp_ld(s, dp, addr);
3389 gen_mov_vreg_F0(dp, rd);
3391 gen_mov_F0_vreg(dp, rd);
3392 gen_vfp_st(s, dp, addr);
3397 if (dp)
3405 if (dp)
3413 gen_vfp_ld(s, dp, addr);
3414 gen_mov_vreg_F0(dp, rd + i);
3417 gen_mov_F0_vreg(dp, rd + i);
3418 gen_vfp_st(s, dp, addr);
3427 else if (dp && (insn & 1))
