Home | History | Annotate | Download | only in AArch64

Lines Matching full:tmpaddr

12 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
13 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
32 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
33 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
52 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
53 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
72 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
73 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
92 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
93 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
112 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
113 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
132 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
133 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
152 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
153 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
172 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
173 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
192 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
193 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
212 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
213 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
232 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
233 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
252 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
253 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
272 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
273 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
292 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
293 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
312 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
313 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
332 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
333 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
352 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
353 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
372 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
373 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
392 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
393 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
412 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
413 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
431 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
432 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
450 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
451 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
469 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
470 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
489 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
490 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
510 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
511 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
531 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
532 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
552 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
553 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
573 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
574 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
594 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
595 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
615 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
616 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
636 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
637 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
657 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
658 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
678 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
679 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
699 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
700 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
720 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
721 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
741 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
742 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
762 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
763 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
783 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
784 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
804 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
805 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
825 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
826 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8
847 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var16
848 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var16
869 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var32
870 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var32
891 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var64
892 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var64
937 ; CHECK: adrp [[TMPADDR:x[0-9]+]], var8
939 ; CHECK: add x[[ADDR:[0-9]+]], [[TMPADDR]], #:lo12:var8