Lines Matching full:outs
21 : ALU32_rr<(outs IntRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2),
26 : ALU32_rr<(outs DoubleRegs:$dst), (ins s8Imm:$src1, IntRegs:$src2),
31 : ALU32_rr<(outs DoubleRegs:$dst), (ins IntRegs:$src1, s8Imm:$src2),
36 : ALU32_rr<(outs PredRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2),
41 : ALU32_rr<(outs PredRegs:$dst), (ins IntRegs:$src1, s10Imm:$src2),
46 : ALU32_rr<(outs PredRegs:$dst), (ins IntRegs:$src1, u9Imm:$src2),
51 : ALU32_rr<(outs IntRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2),
56 : ALU32_rr<(outs IntRegs:$dst), (ins IntRegs:$src1, s8Imm:$src2),
61 : ALU32_rr<(outs IntRegs:$dst), (ins IntRegs:$src1, s8Imm:$src2),
70 : SInst<(outs PredRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2),
75 : SInst<(outs PredRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2,
83 : SInst<(outs PredRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2,
91 : SInst<(outs PredRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2,
99 : SInst<(outs PredRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2,
107 : SInst<(outs IntRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2, s6Imm:$src3),
114 : SInst<(outs IntRegs:$dst), (ins IntRegs:$src1, s6Imm:$src2, IntRegs:$src3),
121 : ALU64_rr<(outs DoubleRegs:$dst), (ins DoubleRegs:$src1, DoubleRegs:$src2),
126 : MInst_acc<(outs DoubleRegs:$dst), (ins DoubleRegs:$dst2, DoubleRegs:$src1,
134 : MInst<(outs IntRegs:$dst), (ins IntRegs:$dst1, IntRegs:$src2,
141 : MInst<(outs IntRegs:$dst), (ins IntRegs:$dst1, IntRegs:$src2,
148 : SInst<(outs IntRegs:$dst), (ins IntRegs:$src1, IntRegs:$src2, s10Imm:$src3),
155 : MInst<(outs IntRegs:$dst), (ins IntRegs:$dst1, IntRegs:$src2,
162 : MInst<(outs IntRegs:$dst), (ins IntRegs:$dst1, IntRegs:$src2,
169 : SInst<(outs IntRegs:$dst), (ins IntRegs:$dst1, IntRegs:$src2, s10Imm:$src3),
175 : MInst<(outs IntRegs:$dst), (ins IntRegs:$dst1, IntRegs:$src2,
182 : MInst<(outs IntRegs:$dst), (ins IntRegs:$dst1, IntRegs:$src2,
189 : SInst<(outs IntRegs:$dst), (ins IntRegs:$src1, u5Imm:$src2),
