Lines Matching full:outs
18 class NVPTXVecInst<dag outs, dag ins, string asmstr, list<dag> pattern,
20 : NVPTXInst<outs, ins, asmstr, pattern> {
26 def V2i16Extract : NVPTXVecInst<(outs Int16Regs:$dst),
34 def V4i16Extract : NVPTXVecInst<(outs Int16Regs:$dst),
42 def V2i8Extract : NVPTXVecInst<(outs Int8Regs:$dst),
50 def V4i8Extract : NVPTXVecInst<(outs Int8Regs:$dst),
58 def V2i32Extract : NVPTXVecInst<(outs Int32Regs:$dst),
66 def V2f32Extract : NVPTXVecInst<(outs Float32Regs:$dst),
74 def V2i64Extract : NVPTXVecInst<(outs Int64Regs:$dst),
82 def V2f64Extract : NVPTXVecInst<(outs Float64Regs:$dst),
90 def V4i32Extract : NVPTXVecInst<(outs Int32Regs:$dst),
98 def V4f32Extract : NVPTXVecInst<(outs Float32Regs:$dst),
108 def V2i8Insert : NVPTXVecInst<(outs V2I8Regs:$dst),
117 def V4i8Insert : NVPTXVecInst<(outs V4I8Regs:$dst),
126 def V2i16Insert : NVPTXVecInst<(outs V2I16Regs:$dst),
135 def V4i16Insert : NVPTXVecInst<(outs V4I16Regs:$dst),
144 def V2i32Insert : NVPTXVecInst<(outs V2I32Regs:$dst),
153 def V2f32Insert : NVPTXVecInst<(outs V2F32Regs:$dst),
162 def V2i64Insert : NVPTXVecInst<(outs V2I64Regs:$dst),
171 def V2f64Insert : NVPTXVecInst<(outs V2F64Regs:$dst),
180 def V4i32Insert : NVPTXVecInst<(outs V4I32Regs:$dst),
189 def V4f32Insert : NVPTXVecInst<(outs V4F32Regs:$dst),
243 NVPTXVecInst<(outs regclass:$dst), (ins regclass:$a, regclass:$b),
250 NVPTXVecInst<(outs regclass1:$dst), (ins regclass1:$a, regclass2:$b),
257 NVPTXVecInst<(outs regclass:$dst), (ins regclass:$a),
356 NVPTXVecInst<(outs outclass:$d), (ins inclass:$s), asmstr, [], sInst>;
479 def V4 : NVPTXVecInst<(outs regclassv4:$dst),
486 def V2 : NVPTXVecInst<(outs regclassv2:$dst),
497 def V2 : NVPTXVecInst<(outs regclass:$dst),
506 def V2 : NVPTXVecInst<(outs regclass:$dst),
665 def VecShuffle_v4f32 : NVPTXVecInst<(outs V4F32Regs:$dst),
672 def VecShuffle_v4i32 : NVPTXVecInst<(outs V4I32Regs:$dst),
679 def VecShuffle_v4i16 : NVPTXVecInst<(outs V4I16Regs:$dst),
686 def VecShuffle_v4i8 : NVPTXVecInst<(outs V4I8Regs:$dst),
693 def VecShuffle_v2f32 : NVPTXVecInst<(outs V2F32Regs:$dst),
700 def VecShuffle_v2i32 : NVPTXVecInst<(outs V2I32Regs:$dst),
707 def VecShuffle_v2i8 : NVPTXVecInst<(outs V2I8Regs:$dst),
714 def VecShuffle_v2i16 : NVPTXVecInst<(outs V2I16Regs:$dst),
721 def VecShuffle_v2f64 : NVPTXVecInst<(outs V2F64Regs:$dst),
728 def VecShuffle_v2i64 : NVPTXVecInst<(outs V2I64Regs:$dst),
805 : NVPTXVecInst<(outs vclass:$dst),
812 : NVPTXVecInst<(outs vclass:$dst),
846 : NVPTXVecInst<(outs vclass:$dst), (ins vclass:$src),
927 : NVPTXVecInst<(outs vclass:$dst),
994 : NVPTXVecInst<(outs outrclass:$dst),
1085 NVPTXInst<(outs regclass:$d1, regclass:$d2, regclass:$d3, regclass:$d4),
1091 NVPTXInst<(outs regclass:$d1, regclass:$d2),
1098 NVPTXInst<(outs),
1105 NVPTXInst<(outs),
1111 NVPTXInst<(outs),
1118 NVPTXInst<(outs),
1163 NVPTXVecInst<(outs regclass:$dst), (ins i32imm:$a, i32imm:$b),
1169 : NVPTXVecInst<(outs), (ins regclass:$val, i32imm:$a, i32imm:$b),
1175 : NVPTXVecInst<(outs), (ins regclass:$val, i32imm:$a),
1280 def VecI32toV4I8 : NVPTXVecInst<(outs V4I8Regs:$d), (ins Int32Regs:$s),
1285 def VecI64toV4I16 : NVPTXVecInst<(outs V4I16Regs:$d), (ins Int64Regs:$s),
1290 def VecI16toV2I8 : NVPTXVecInst<(outs V2I8Regs:$d), (ins Int16Regs:$s),
1295 def VecI32toV2I16 : NVPTXVecInst<(outs V2I16Regs:$d), (ins Int32Regs:$s),
1300 def VecI64toV2I32 : NVPTXVecInst<(outs V2I32Regs:$d), (ins Int64Regs:$s),
1341 def VecF64toV2F32 : NVPTXVecInst<(outs V2F32Regs:$d), (ins Float64Regs:$s),
