Lines Matching refs:d24
450 vshr.u64 d24,d20,#14 @ 0
457 vsli.64 d24,d20,#50
465 veor d24,d25
467 veor d24,d26 @ Sigma1(e)
469 vadd.i64 d27,d24
470 vshr.u64 d24,d16,#28
474 vsli.64 d24,d16,#36
480 veor d23,d24,d25
487 vshr.u64 d24,d19,#14 @ 1
494 vsli.64 d24,d19,#50
502 veor d24,d25
504 veor d24,d26 @ Sigma1(e)
506 vadd.i64 d27,d24
507 vshr.u64 d24,d23,#28
511 vsli.64 d24,d23,#36
517 veor d22,d24,d25
524 vshr.u64 d24,d18,#14 @ 2
531 vsli.64 d24,d18,#50
539 veor d24,d25
541 veor d24,d26 @ Sigma1(e)
543 vadd.i64 d27,d24
544 vshr.u64 d24,d22,#28
548 vsli.64 d24,d22,#36
554 veor d21,d24,d25
561 vshr.u64 d24,d17,#14 @ 3
568 vsli.64 d24,d17,#50
576 veor d24,d25
578 veor d24,d26 @ Sigma1(e)
580 vadd.i64 d27,d24
581 vshr.u64 d24,d21,#28
585 vsli.64 d24,d21,#36
591 veor d20,d24,d25
598 vshr.u64 d24,d16,#14 @ 4
605 vsli.64 d24,d16,#50
613 veor d24,d25
615 veor d24,d26 @ Sigma1(e)
617 vadd.i64 d27,d24
618 vshr.u64 d24,d20,#28
622 vsli.64 d24,d20,#36
628 veor d19,d24,d25
635 vshr.u64 d24,d23,#14 @ 5
642 vsli.64 d24,d23,#50
650 veor d24,d25
652 veor d24,d26 @ Sigma1(e)
654 vadd.i64 d27,d24
655 vshr.u64 d24,d19,#28
659 vsli.64 d24,d19,#36
665 veor d18,d24,d25
672 vshr.u64 d24,d22,#14 @ 6
679 vsli.64 d24,d22,#50
687 veor d24,d25
689 veor d24,d26 @ Sigma1(e)
691 vadd.i64 d27,d24
692 vshr.u64 d24,d18,#28
696 vsli.64 d24,d18,#36
702 veor d17,d24,d25
709 vshr.u64 d24,d21,#14 @ 7
716 vsli.64 d24,d21,#50
724 veor d24,d25
726 veor d24,d26 @ Sigma1(e)
728 vadd.i64 d27,d24
729 vshr.u64 d24,d17,#28
733 vsli.64 d24,d17,#36
739 veor d16,d24,d25
746 vshr.u64 d24,d20,#14 @ 8
753 vsli.64 d24,d20,#50
761 veor d24,d25
763 veor d24,d26 @ Sigma1(e)
765 vadd.i64 d27,d24
766 vshr.u64 d24,d16,#28
770 vsli.64 d24,d16,#36
776 veor d23,d24,d25
783 vshr.u64 d24,d19,#14 @ 9
790 vsli.64 d24,d19,#50
798 veor d24,d25
800 veor d24,d26 @ Sigma1(e)
802 vadd.i64 d27,d24
803 vshr.u64 d24,d23,#28
807 vsli.64 d24,d23,#36
813 veor d22,d24,d25
820 vshr.u64 d24,d18,#14 @ 10
827 vsli.64 d24,d18,#50
835 veor d24,d25
837 veor d24,d26 @ Sigma1(e)
839 vadd.i64 d27,d24
840 vshr.u64 d24,d22,#28
844 vsli.64 d24,d22,#36
850 veor d21,d24,d25
857 vshr.u64 d24,d17,#14 @ 11
864 vsli.64 d24,d17,#50
872 veor d24,d25
874 veor d24,d26 @ Sigma1(e)
876 vadd.i64 d27,d24
877 vshr.u64 d24,d21,#28
881 vsli.64 d24,d21,#36
887 veor d20,d24,d25
894 vshr.u64 d24,d16,#14 @ 12
901 vsli.64 d24,d16,#50
909 veor d24,d25
911 veor d24,d26 @ Sigma1(e)
913 vadd.i64 d27,d24
914 vshr.u64 d24,d20,#28
918 vsli.64 d24,d20,#36
924 veor d19,d24,d25
931 vshr.u64 d24,d23,#14 @ 13
938 vsli.64 d24,d23,#50
946 veor d24,d25
948 veor d24,d26 @ Sigma1(e)
950 vadd.i64 d27,d24
951 vshr.u64 d24,d19,#28
955 vsli.64 d24,d19,#36
961 veor d18,d24,d25
968 vshr.u64 d24,d22,#14 @ 14
975 vsli.64 d24,d22,#50
983 veor d24,d25
985 veor d24,d26 @ Sigma1(e)
987 vadd.i64 d27,d24
988 vshr.u64 d24,d18,#28
992 vsli.64 d24,d18,#36
998 veor d17,d24,d25
1005 vshr.u64 d24,d21,#14 @ 15
1012 vsli.64 d24,d21,#50
1020 veor d24,d25
1022 veor d24,d26 @ Sigma1(e)
1024 vadd.i64 d27,d24
1025 vshr.u64 d24,d17,#28
1029 vsli.64 d24,d17,#36
1035 veor d16,d24,d25
1061 vshr.u64 d24,d20,#14 @ from NEON_00_15
1068 vsli.64 d24,d20,#50
1076 veor d24,d25
1078 veor d24,d26 @ Sigma1(e)
1080 vadd.i64 d27,d24
1081 vshr.u64 d24,d16,#28
1085 vsli.64 d24,d16,#36
1091 veor d23,d24,d25
1098 vshr.u64 d24,d19,#14 @ 17
1105 vsli.64 d24,d19,#50
1113 veor d24,d25
1115 veor d24,d26 @ Sigma1(e)
1117 vadd.i64 d27,d24
1118 vshr.u64 d24,d23,#28
1122 vsli.64 d24,d23,#36
1128 veor d22,d24,d25
1151 vshr.u64 d24,d18,#14 @ from NEON_00_15
1158 vsli.64 d24,d18,#50
1166 veor d24,d25
1168 veor d24,d26 @ Sigma1(e)
1170 vadd.i64 d27,d24
1171 vshr.u64 d24,d22,#28
1175 vsli.64 d24,d22,#36
1181 veor d21,d24,d25
1188 vshr.u64 d24,d17,#14 @ 19
1195 vsli.64 d24,d17,#50
1203 veor d24,d25
1205 veor d24,d26 @ Sigma1(e)
1207 vadd.i64 d27,d24
1208 vshr.u64 d24,d21,#28
1212 vsli.64 d24,d21,#36
1218 veor d20,d24,d25
1241 vshr.u64 d24,d16,#14 @ from NEON_00_15
1248 vsli.64 d24,d16,#50
1256 veor d24,d25
1258 veor d24,d26 @ Sigma1(e)
1260 vadd.i64 d27,d24
1261 vshr.u64 d24,d20,#28
1265 vsli.64 d24,d20,#36
1271 veor d19,d24,d25
1278 vshr.u64 d24,d23,#14 @ 21
1285 vsli.64 d24,d23,#50
1293 veor d24,d25
1295 veor d24,d26 @ Sigma1(e)
1297 vadd.i64 d27,d24
1298 vshr.u64 d24,d19,#28
1302 vsli.64 d24,d19,#36
1308 veor d18,d24,d25
1331 vshr.u64 d24,d22,#14 @ from NEON_00_15
1338 vsli.64 d24,d22,#50
1346 veor d24,d25
1348 veor d24,d26 @ Sigma1(e)
1350 vadd.i64 d27,d24
1351 vshr.u64 d24,d18,#28
1355 vsli.64 d24,d18,#36
1361 veor d17,d24,d25
1368 vshr.u64 d24,d21,#14 @ 23
1375 vsli.64 d24,d21,#50
1383 veor d24,d25
1385 veor d24,d26 @ Sigma1(e)
1387 vadd.i64 d27,d24
1388 vshr.u64 d24,d17,#28
1392 vsli.64 d24,d17,#36
1398 veor d16,d24,d25
1421 vshr.u64 d24,d20,#14 @ from NEON_00_15
1428 vsli.64 d24,d20,#50
1436 veor d24,d25
1438 veor d24,d26 @ Sigma1(e)
1440 vadd.i64 d27,d24
1441 vshr.u64 d24,d16,#28
1445 vsli.64 d24,d16,#36
1451 veor d23,d24,d25
1458 vshr.u64 d24,d19,#14 @ 25
1465 vsli.64 d24,d19,#50
1473 veor d24,d25
1475 veor d24,d26 @ Sigma1(e)
1477 vadd.i64 d27,d24
1478 vshr.u64 d24
1482 vsli.64 d24,d23,#36
1488 veor d22,d24,d25
1511 vshr.u64 d24,d18,#14 @ from NEON_00_15
1518 vsli.64 d24,d18,#50
1526 veor d24,d25
1528 veor d24,d26 @ Sigma1(e)
1530 vadd.i64 d27,d24
1531 vshr.u64 d24,d22,#28
1535 vsli.64 d24,d22,#36
1541 veor d21,d24,d25
1548 vshr.u64 d24,d17,#14 @ 27
1555 vsli.64 d24,d17,#50
1563 veor d24,d25
1565 veor d24,d26 @ Sigma1(e)
1567 vadd.i64 d27,d24
1568 vshr.u64 d24,d21,#28
1572 vsli.64 d24,d21,#36
1578 veor d20,d24,d25
1601 vshr.u64 d24,d16,#14 @ from NEON_00_15
1608 vsli.64 d24,d16,#50
1616 veor d24,d25
1618 veor d24,d26 @ Sigma1(e)
1620 vadd.i64 d27,d24
1621 vshr.u64 d24,d20,#28
1625 vsli.64 d24,d20,#36
1631 veor d19,d24,d25
1638 vshr.u64 d24,d23,#14 @ 29
1645 vsli.64 d24,d23,#50
1653 veor d24,d25
1655 veor d24,d26 @ Sigma1(e)
1657 vadd.i64 d27,d24
1658 vshr.u64 d24,d19,#28
1662 vsli.64 d24,d19,#36
1668 veor d18,d24,d25
1691 vshr.u64 d24,d22,#14 @ from NEON_00_15
1698 vsli.64 d24,d22,#50
1706 veor d24,d25
1708 veor d24,d26 @ Sigma1(e)
1710 vadd.i64 d27,d24
1711 vshr.u64 d24,d18,#28
1715 vsli.64 d24,d18,#36
1721 veor d17,d24,d25
1728 vshr.u64 d24,d21,#14 @ 31
1735 vsli.64 d24,d21,#50
1743 veor d24,d25
1745 veor d24,d26 @ Sigma1(e)
1747 vadd.i64 d27,d24
1748 vshr.u64 d24,d17,#28
1752 vsli.64 d24,d17,#36
1758 veor d16,d24,d25
1767 vldmia r0,{d24-d31} @ load context to temp
