Lines Matching refs:EmitType01
137 void ArmAssembler::EmitType01(Condition cond,
263 EmitType01(cond, so.type(), AND, 0, rn, rd, so);
269 EmitType01(cond, so.type(), EOR, 0, rn, rd, so);
275 EmitType01(cond, so.type(), SUB, 0, rn, rd, so);
280 EmitType01(cond, so.type(), RSB, 0, rn, rd, so);
285 EmitType01(cond, so.type(), RSB, 1, rn, rd, so);
291 EmitType01(cond, so.type(), ADD, 0, rn, rd, so);
297 EmitType01(cond, so.type(), ADD, 1, rn, rd, so);
303 EmitType01(cond, so.type(), SUB, 1, rn, rd, so);
309 EmitType01(cond, so.type(), ADC, 0, rn, rd, so);
315 EmitType01(cond, so.type(), SBC, 0, rn, rd, so);
321 EmitType01(cond, so.type(), RSC, 0, rn, rd, so);
327 EmitType01(cond, so.type(), TST, 1, rn, R0, so);
333 EmitType01(cond, so.type(), TEQ, 1, rn, R0, so);
338 EmitType01(cond, so.type(), CMP, 1, rn, R0, so);
343 EmitType01(cond, so.type(), CMN, 1, rn, R0, so);
349 EmitType01(cond, so.type(), ORR, 0, rn, rd, so);
355 EmitType01(cond, so.type(), ORR, 1, rn, rd, so);
360 EmitType01(cond, so.type(), MOV, 0, R0, rd, so);
365 EmitType01(cond, so.type(), MOV, 1, R0, rd, so);
371 EmitType01(cond, so.type(), BIC, 0, rn, rd, so);
376 EmitType01(cond, so.type(), MVN, 0, R0, rd, so);
381 EmitType01(cond, so.type(), MVN, 1, R0, rd, so);
1074 EmitType01(AL, 1, TST, 1, PC, R0, ShifterOperand(0));
