Lines Matching full:r600
1 ; RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck --check-prefix=R600-CHECK %s
2 ; RUN: llc < %s -march=r600 -mcpu=cayman | FileCheck --check-prefix=R600-CHECK %s
3 ; RUN: llc < %s -march=r600 -mcpu=SI | FileCheck --check-prefix=SI-CHECK %s
10 ; R600-CHECK: @load_i8
11 ; R600-CHECK: VTX_READ_8 T{{[0-9]+\.X, T[0-9]+\.X}}
22 ; R600-CHECK: @load_i8_sext
23 ; R600-CHECK: VTX_READ_8 [[DST:T[0-9]\.[XYZW]]], [[DST]]
24 ; R600-CHECK: LSHL {{[* ]*}}T{{[0-9]}}.[[LSHL_CHAN:[XYZW]]], [[DST]]
25 ; R600-CHECK: 24
26 ; R600-CHECK: ASHR {{[* ]*}}T{{[0-9]\.[XYZW]}}, PV.[[LSHL_CHAN]]
27 ; R600-CHECK: 24
39 ; R600-CHECK: @load_i16
40 ; R600-CHECK: VTX_READ_16 T{{[0-9]+\.X, T[0-9]+\.X}}
51 ; R600-CHECK: @load_i16_sext
52 ; R600-CHECK: VTX_READ_16 [[DST:T[0-9]\.[XYZW]]], [[DST]]
53 ; R600-CHECK: LSHL {{[* ]*}}T{{[0-9]}}.[[LSHL_CHAN:[XYZW]]], [[DST]]
54 ; R600-CHECK: 16
55 ; R600-CHECK: ASHR {{[* ]*}}T{{[0-9]\.[XYZW]}}, PV.[[LSHL_CHAN]]
56 ; R600-CHECK: 16
68 ; R600-CHECK: @load_i32
69 ; R600-CHECK: VTX_READ_32 T{{[0-9]+}}.X, T{{[0-9]+}}.X, 0
81 ; R600-CHECK: @load_f32
82 ; R600-CHECK: VTX_READ_32 T{{[0-9]+}}.X, T{{[0-9]+}}.X, 0
94 ; R600-CHECK: @load_v2f32
95 ; R600-CHECK: VTX_READ_64
106 ; R600-CHECK: @load_i64
107 ; R600-CHECK: RAT
108 ; R600-CHECK: RAT
119 ; R600-CHECK: @load_i64_sext
120 ; R600-CHECK: RAT
121 ; R600-CHECK: RAT
122 ; R600-CHECK: ASHR {{[* ]*}}T{{[0-9]\.[XYZW]}}, T{{[0-9]\.[XYZW]}}, literal.x
123 ; R600-CHECK: 31
137 ; R600-CHECK: @load_i64_zext
138 ; R600-CHECK: RAT
139 ; R600-CHECK: RAT
153 ; R600-CHECK: @load_const_i8_sext
154 ; R600-CHECK: VTX_READ_8 [[DST:T[0-9]\.[XYZW]]], [[DST]]
155 ; R600-CHECK: LSHL {{[* ]*}}T{{[0-9]}}.[[LSHL_CHAN:[XYZW]]], [[DST]]
156 ; R600-CHECK: 24
157 ; R600-CHECK: ASHR {{[* ]*}}T{{[0-9]\.[XYZW]}}, PV.[[LSHL_CHAN]]
158 ; R600-CHECK: 24
170 ; R600-CHECK: @load_const_i8_aligned
171 ; R600-CHECK: VTX_READ_8 T{{[0-9]+\.X, T[0-9]+\.X}}
183 ; R600-CHECK: @load_const_i8_unaligned
184 ; R600-CHECK: VTX_READ_8 T{{[0-9]+\.X, T[0-9]+\.X}}
197 ; R600-CHECK: @load_const_i16_sext
198 ; R600-CHECK: VTX_READ_16 [[DST:T[0-9]\.[XYZW]]], [[DST]]
199 ; R600-CHECK: LSHL {{[* ]*}}T{{[0-9]}}.[[LSHL_CHAN:[XYZW]]], [[DST]]
200 ; R600-CHECK: 16
201 ; R600-CHECK: ASHR {{[* ]*}}T{{[0-9]\.[XYZW]}}, PV.[[LSHL_CHAN]]
202 ; R600-CHECK: 16
214 ; R600-CHECK: @load_const_i16_aligned
215 ; R600-CHECK: VTX_READ_16 T{{[0-9]+\.X, T[0-9]+\.X}}
227 ; R600-CHECK: @load_const_i16_unaligned
228 ; R600-CHECK: VTX_READ_16 T{{[0-9]+\.X, T[0-9]+\.X}}
241 ; R600-CHECK: @load_const_addrspace_i32
242 ; R600-CHECK: VTX_READ_32 T{{[0-9]+}}.X, T{{[0-9]+}}.X, 0
254 ; R600-CHECK: @load_const_addrspace_f32
255 ; R600-CHECK: VTX_READ_32 T{{[0-9]+}}.X, T{{[0-9]+}}.X, 0
