Lines Matching full:fcc0
1016 c.eq.s fcc0, ft0, fa1 # condition bit and comparision with 0
1017 bc1t fcc0, common_errDivideByZero
1061 c.eq.s fcc0, ft0, fa1 # condition bit and comparision with 0
1062 bc1t fcc0, common_errDivideByZero
1106 c.eq.s fcc0, ft0, fa1 # condition bit and comparision with 0
1107 bc1t fcc0, common_errDivideByZero
1151 c.eq.s fcc0, ft0, fa1 # condition bit and comparision with 0
1152 bc1t fcc0, common_errDivideByZero
1203 c.eq.d fcc0, fa1, ft0
1204 bc1t fcc0, common_errDivideByZero
1255 c.eq.d fcc0, fa1, ft0
1256 bc1t fcc0, common_errDivideByZero
1307 c.eq.d fcc0, fa1, ft0
1308 bc1t fcc0, common_errDivideByZero
1359 c.eq.d fcc0, fa1, ft0
1360 fcc0, common_errDivideByZero
1497 c.ole.d fcc0, fa1, fa0
1503 c.ole.d fcc0, fa0, fa1
1508 c.un.d fcc0, fa0, fa1
1631 c.ole.s fcc0, fa1, fa0
1636 c.ole.s fcc0, fa0, fa1
1641 c.un.s fcc0, fa0, fa1
1785 c.olt.d fcc0, fs0, fs1 # Is fs0 < fs1
1787 bc1t fcc0, TEMPLATE_CMPG_DOUBLE_VFP_finish
1788 c.olt.d fcc0, fs1, fs0
1790 bc1t fcc0, TEMPLATE_CMPG_DOUBLE_VFP_finish
1791 c.eq.d fcc0, fs0, fs1
1793 bc1t fcc0, TEMPLATE_CMPG_DOUBLE_VFP_finish
1855 c.olt.d fcc0, fs0, fs1 # Is fs0 < fs1
1857 bc1t fcc0, TEMPLATE_CMPL_DOUBLE_VFP_finish
1858 c.olt.d fcc0, fs1, fs0
1860 bc1t fcc0, TEMPLATE_CMPL_DOUBLE_VFP_finish
1861 c.eq.d fcc0, fs0, fs1
1863 bc1t fcc0, TEMPLATE_CMPL_DOUBLE_VFP_finish
1925 c.olt.s fcc0, fs0, fs1 #Is fs0 < fs1
1927 bc1t fcc0, TEMPLATE_CMPG_FLOAT_VFP_finish
1928 c.olt.s fcc0, fs1, fs0
1930 bc1t fcc0, TEMPLATE_CMPG_FLOAT_VFP_finish
1931 c.eq.s fcc0, fs0, fs1
1933 bc1t fcc0, TEMPLATE_CMPG_FLOAT_VFP_finish
1995 c.olt.s fcc0, fs0, fs1 #Is fs0 < fs1
1997 bc1t fcc0, TEMPLATE_CMPL_FLOAT_VFP_finish
1998 c.olt.s fcc0, fs1, fs0
2000 bc1t fcc0, TEMPLATE_CMPL_FLOAT_VFP_finish
2001 c.eq.s fcc0, fs0, fs1
2003 bc1t fcc0, TEMPLATE_CMPL_FLOAT_VFP_finish
