Lines Matching refs:VA
322 CCValAssign &VA = RVLocs[i];
324 Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), OutVals[i], Flag);
328 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
434 CCValAssign &VA = ArgLocs[i];
435 if (VA.isMemLoc()) {
458 CCValAssign &VA = ArgLocs[i];
463 switch (VA.getLocInfo()) {
470 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
473 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
476 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
480 if (VA.isMemLoc()) {
481 unsigned LocMemOffset = VA.getLocMemOffset();
502 if (VA.isRegLoc()) {
503 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
844 CCValAssign &VA = ArgLocs[i];
850 if ( (VA.isRegLoc() && !Flags.isByVal())
851 || (VA.isRegLoc() && Flags.isByVal() && Flags.getByValSize() > 8)) {
855 EVT RegVT = VA.getLocVT();
860 RegInfo.addLiveIn(VA.getLocReg(), VReg);
865 RegInfo.addLiveIn(VA.getLocReg(), VReg);
870 } else if (VA.isRegLoc() && Flags.isByVal() && Flags.getByValSize() <= 8) {
874 assert(VA.isMemLoc());
881 ObjSize = VA.getLocVT().getStoreSizeInBits() >> 3;
884 StackLocation = HEXAGON_LRFP_SIZE + VA.getLocMemOffset();
898 InVals.push_back(DAG.getLoad(VA.getLocVT(), dl, Chain, FIN,
