Lines Matching refs:VA
337 CCValAssign &VA = ArgLocs[i];
338 if (VA.isRegLoc()) {
340 EVT RegVT = VA.getLocVT();
352 RegInfo.addLiveIn(VA.getLocReg(), VReg);
358 if (VA.getLocInfo() == CCValAssign::SExt)
360 DAG.getValueType(VA.getValVT()));
361 else if (VA.getLocInfo() == CCValAssign::ZExt)
363 DAG.getValueType(VA.getValVT()));
365 if (VA.getLocInfo() != CCValAssign::Full)
366 ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
372 assert(VA.isMemLoc());
379 VA.getLocMemOffset(), true);
383 unsigned ObjSize = VA.getLocVT().getSizeInBits()/8;
386 << EVT(VA.getLocVT()).getEVTString()
390 VA.getLocMemOffset(), true);
395 InVal = DAG.getLoad(VA.getLocVT(), dl, Chain, FIN,
433 CCValAssign &VA = RVLocs[i];
434 assert(VA.isRegLoc() && "Can only return in registers!");
436 Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
442 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
490 CCValAssign &VA = ArgLocs[i];
495 switch (VA.getLocInfo()) {
499 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
502 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
505 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
511 if (VA.isRegLoc()) {
512 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
514 assert(VA.isMemLoc());
521 DAG.getIntPtrConstant(VA.getLocMemOffset()));
