Lines Matching refs:VA
198 CCValAssign &VA = RVLocs[i];
199 assert(VA.isRegLoc() && "Can only return in registers!");
201 Chain = DAG.getCopyToReg(Chain, DL, VA.getLocReg(),
206 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
261 CCValAssign &VA = RVLocs[i];
262 assert(VA.isRegLoc() && "Can only return in registers!");
266 switch (VA.getLocInfo()) {
268 OutVal = DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), OutVal);
271 OutVal = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), OutVal);
274 OutVal = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), OutVal);
281 if (VA.getValVT() == MVT::i32 && VA.needsCustom()) {
287 if (i+1 < RVLocs.size() && RVLocs[i+1].getLocReg() == VA.getLocReg()) {
295 Chain = DAG.getCopyToReg(Chain, DL, VA.getLocReg(), OutVal, Flag);
299 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
351 CCValAssign &VA = ArgLocs[i];
364 if (VA.isRegLoc()) {
365 if (VA.needsCustom()) {
366 assert(VA.getLocVT() == MVT::f64);
368 MF.getRegInfo().addLiveIn(VA.getLocReg(), VRegHi);
394 MF.getRegInfo().addLiveIn(VA.getLocReg(), VReg);
396 if (VA.getLocVT() == MVT::f32)
398 else if (VA.getLocVT() != MVT::i32) {
400 DAG.getValueType(VA.getLocVT()));
401 Arg = DAG.getNode(ISD::TRUNCATE, dl, VA.getLocVT(), Arg);
407 assert(VA.isMemLoc());
409 unsigned Offset = VA.getLocMemOffset()+StackOffset;
411 if (VA.needsCustom()) {
412 assert(VA.getValVT() == MVT::f64);
419 SDValue Load = DAG.getLoad(VA.getValVT(), dl, Chain, FIPtr,
454 if (VA.getValVT() == MVT::i32 || VA.getValVT() == MVT::f32) {
455 Load = DAG.getLoad(VA.getValVT(), dl, Chain, FIPtr,
461 unsigned Offset = 4-std::max(1U, VA.getValVT().getSizeInBits()/8);
466 VA.getValVT(), false, false,0);
467 Load = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), Load);
550 CCValAssign &VA = ArgLocs[i];
551 if (VA.isRegLoc()) {
556 unsigned VReg = MF.addLiveIn(VA.getLocReg(),
557 getRegClassFor(VA.getLocVT()));
558 SDValue Arg = DAG.getCopyFromReg(Chain, DL, VReg, VA.getLocVT());
561 if (VA.getValVT() == MVT::i32 && VA.needsCustom())
562 Arg = DAG.getNode(ISD::SRL, DL, VA.getLocVT(), Arg,
567 switch (VA.getLocInfo()) {
569 Arg = DAG.getNode(ISD::AssertSext, DL, VA.getLocVT(), Arg,
570 DAG.getValueType(VA.getValVT()));
573 Arg = DAG.getNode(ISD::AssertZext, DL, VA.getLocVT(), Arg,
574 DAG.getValueType(VA.getValVT()));
581 if (VA.isExtInLoc())
582 Arg = DAG.getNode(ISD::TRUNCATE, DL, VA.getValVT(), Arg);
589 assert(VA.isMemLoc());
592 unsigned Offset = VA.getLocMemOffset() + ArgArea;
593 unsigned ValSize = VA.getValVT().getSizeInBits() / 8;
597 if (VA.isExtInLoc())
600 InVals.push_back(DAG.getLoad(VA.getValVT(), DL, Chain,
717 CCValAssign &VA = ArgLocs[i];
727 switch (VA.getLocInfo()) {
731 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
734 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
737 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
740 Arg = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), Arg);
745 assert(VA.needsCustom());
757 if (VA.needsCustom()) {
758 assert(VA.getLocVT() == MVT::f64);
760 if (VA.isMemLoc()) {
761 unsigned Offset = VA.getLocMemOffset() + StackOffset;
788 if (VA.isRegLoc()) {
789 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Hi));
805 unsigned Offset = VA.getLocMemOffset() + StackOffset;
825 if (VA.isRegLoc()) {
826 if (VA.getLocVT() != MVT::f32) {
827 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
831 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
835 assert(VA.isMemLoc());
839 SDValue PtrOff = DAG.getIntPtrConstant(VA.getLocMemOffset()+StackOffset);
947 const CCValAssign &VA = ArgLocs[i];
950 if (!VA.isRegLoc() || VA.getLocVT() != MVT::f64)
953 if (Outs[VA.getValNo()].IsFixed)
960 unsigned Offset = 8 * (VA.getLocReg() - SP::D0);
967 NewVA = CCValAssign::getReg(VA.getValNo(), VA.getValVT(),
971 NewVA = CCValAssign::getMem(VA.getValNo(), VA.getValVT(),
972 Offset, VA.getLocVT(), VA.getLocInfo());
1022 const CCValAssign &VA = ArgLocs[i];
1026 switch (VA.getLocInfo()) {
1032 Arg = DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), Arg);
1035 Arg = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), Arg);
1038 Arg = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), Arg);
1041 Arg = DAG.getNode(ISD::BITCAST, DL, VA.getLocVT(), Arg);
1045 if (VA.isRegLoc()) {
1048 if (VA.getValVT() == MVT::i32 && VA.needsCustom()) {
1055 ArgLocs[i+1].getLocReg() == VA.getLocReg()) {
1063 RegsToPass.push_back(std::make_pair(toCallerWindow(VA.getLocReg()), Arg));
1067 assert(VA.isMemLoc());
1073 SDValue PtrOff = DAG.getIntPtrConstant(VA.getLocMemOffset() +
1141 CCValAssign &VA = RVLocs[i];
1142 unsigned Reg = toCallerWindow(VA.getLocReg());
1160 if (VA.getValVT() == MVT::i32 && VA.needsCustom())
1161 RV = DAG.getNode(ISD::SRL, DL, VA.getLocVT(), RV,
1166 switch (VA.getLocInfo()) {
1168 RV = DAG.getNode(ISD::AssertSext, DL, VA.getLocVT(), RV,
1169 DAG.getValueType(VA.getValVT()));
1172 RV = DAG.getNode(ISD::AssertZext, DL, VA.getLocVT(), RV,
1173 DAG.getValueType(VA.getValVT()));
1180 if (VA.isExtInLoc())
1181 RV = DAG.getNode(ISD::TRUNCATE, DL, VA.getValVT(), RV);
