Lines Matching refs:X86II
167 if ((Desc.TSFlags & X86II::FormMask) == X86II::Pseudo)
169 if (Desc.TSFlags & X86II::REX_W)
183 if (X86II::isX86_64NonExtLowByteReg(Reg))
188 switch (Desc.TSFlags & X86II::FormMask) {
189 case X86II::MRMInitReg:
193 case X86II::MRMSrcReg: {
204 case X86II::MRMSrcMem: {
219 case X86II::MRM0m: case X86II::MRM1m:
220 case X86II::MRM2m: case X86II::MRM3m:
221 case X86II::MRM4m: case X86II::MRM5m:
222 case X86II::MRM6m: case X86II::MRM7m:
223 case X86II::MRMDestMem: {
662 if (Desc->TSFlags & X86II::LOCK)
669 if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP)
674 if (TSFlags & X86II::AdSize) {
690 if (TSFlags & X86II::OpSize)
694 switch (Desc->TSFlags & X86II::Op0Mask) {
695 case X86II::TB: // Two-byte opcode prefix
696 case X86II::T8: // 0F 38
697 case X86II::TA: // 0F 3A
698 case X86II::A6: // 0F A6
699 case X86II::A7: // 0F A7
702 case X86II::REP: break; // already handled.
703 case X86II::T8XS: // F3 0F 38
704 case X86II::XS: // F3 0F
708 case X86II::T8XD: // F2 0F 38
709 case X86II::TAXD: // F2 0F 3A
710 case X86II::XD: // F2 0F
714 case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
715 case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
717 (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
718 >> X86II::Op0Shift));
734 switch (Desc->TSFlags & X86II::Op0Mask) {
735 case X86II::T8XD: // F2 0F 38
736 case X86II::T8XS: // F3 0F 38
737 case X86II::T8: // 0F 38
740 case X86II::TAXD: // F2 0F 38
741 case X86II::TA: // 0F 3A
744 case X86II::A6: // 0F A6
747 case X86II::A7: // 0F A7
768 if (X86II::isX86_64ExtendedReg(SrcReg))
781 switch (TSFlags & X86II::SegOvrMask) {
798 case X86II::FS:
801 case X86II::GS:
812 bool HasVEX_4V = (TSFlags >> X86II::VEXShift) & X86II::VEX_4V;
813 bool HasVEX_4VOp3 = (TSFlags >> X86II::VEXShift) & X86II::VEX_4VOp3;
814 bool HasMemOp4 = (TSFlags >> X86II::VEXShift) & X86II::MemOp4;
878 if (TSFlags & X86II::OpSize)
881 if ((TSFlags >> X86II::VEXShift) & X86II::VEX_W)
884 if ((TSFlags >> X86II::VEXShift) & X86II::XOP)
887 if ((TSFlags >> X86II::VEXShift) & X86II::VEX_L)
890 switch (TSFlags & X86II::Op0Mask) {
892 case X86II::T8: // 0F 38
895 case X86II::TA: // 0F 3A
898 case X86II::T8XS: // F3 0F 38
902 case X86II
906 case X86II::TAXD: // F2 0F 3A
910 case X86II::XS: // F3 0F
913 case X86II::XD: // F2 0F
916 case X86II::XOP8:
919 case X86II::XOP9:
922 case X86II::A6: // Bypass: Not used by VEX
923 case X86II::A7: // Bypass: Not used by VEX
924 case X86II::TB: // Bypass: Not used by VEX
942 switch (TSFlags & X86II::FormMask) {
943 case X86II::MRMInitReg:
945 if (X86II::isX86_64ExtendedReg(MI.getOperand(CurOp).getReg()))
950 if (X86II::isX86_64ExtendedReg(MI.getOperand(CurOp).getReg()))
955 case X86II::MRMDestMem: {
961 if (X86II::isX86_64ExtendedReg(MI.getOperand(X86::AddrBaseReg).getReg()))
963 if (X86II::isX86_64ExtendedReg(MI.getOperand(X86::AddrIndexReg).getReg()))
971 if (MO.isReg() && X86II::isX86_64ExtendedReg(MO.getReg()))
975 case X86II::MRMSrcMem:
985 if (X86II::isX86_64ExtendedReg(MI.getOperand(0).getReg()))
991 if (X86II::isX86_64ExtendedReg(
994 if (X86II::isX86_64ExtendedReg(
1001 case X86II::MRM0m: case X86II::MRM1m:
1002 case X86II::MRM2m: case X86II::MRM3m:
1003 case X86II::MRM4m: case X86II::MRM5m:
1004 case X86II::MRM6m: case X86II::MRM7m: {
1011 if (X86II::isX86_64ExtendedReg(
1014 if (X86II::isX86_64ExtendedReg(
1019 case X86II::MRMSrcReg:
1025 if (X86II::isX86_64ExtendedReg(MI.getOperand(CurOp).getReg()))
1035 if (X86II::isX86_64ExtendedReg(MI.getOperand(CurOp).getReg()))
1041 case X86II::MRMDestReg:
1046 if (X86II::isX86_64ExtendedReg(MI.getOperand(CurOp).getReg()))
1053 if (X86II::isX86_64ExtendedReg(MI.getOperand(CurOp).getReg()))
1056 case X86II::MRM0r: case X86II::MRM1r:
1057 case X86II::MRM2r: case X86II::MRM3r:
1058 case X86II::MRM4r: case X86II::MRM5r:
1059 case X86II::MRM6r: case X86II::MRM7r:
1063 if (X86II::isX86_64ExtendedReg(MI.getOperand(1).getReg()))
1144 bool HasVEXPrefix = (TSFlags >> X86II::VEXShift) & X86II::VEX;
1146 bool HasVEX_4V = (TSFlags >> X86II::VEXShift) & X86II::VEX_4V;
1147 bool HasVEX_4VOp3 = (TSFlags >> X86II::VEXShift) & X86II::VEX_4VOp3;
1148 bool HasMemOp4 = (TSFlags >> X86II::VEXShift) & X86II::MemOp4;
1152 int MemoryOperand = X86II::getMemoryOperandNo(TSFlags, Opcode);
1160 unsigned char BaseOpcode = X86II::getBaseOpcodeFor(Desc->TSFlags);
1161 switch (TSFlags & X86II::FormMask) {
1164 case X86II::Pseudo:
1195 emitConstant(0, X86II::getSizeOfImm(Desc->TSFlags));
1205 case X86II::RawFrm: {
1246 emitConstant(Imm, X86II::getSizeOfImm(Desc->TSFlags));
1248 emitConstant(MO.getImm(), X86II::getSizeOfImm(Desc->TSFlags));
1252 case X86II::AddRegFrm: {
1260 unsigned Size = X86II::getSizeOfImm(Desc->TSFlags);
1269 rt = X86::reloc_absolute_word; // FIXME: add X86II flag?
1272 rt = X86::reloc_absolute_dword; // FIXME: add X86II flag?
1286 case X86II::MRMDestReg: {
1298 case X86II::MRMDestMem: {
1310 case X86II::MRMSrcReg: {
1328 case X86II::MRMSrcMem: {
1341 X86II::getSizeOfImm(Desc->TSFlags) : 0;
1350 case X86II::MRM0r: case X86II::MRM1r:
1351 case X86II::MRM2r: case X86II::MRM3r:
1352 case X86II::MRM4r: case X86II::MRM5r:
1353 case X86II::MRM6r: case X86II::MRM7r: {
1358 (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
1364 unsigned Size = X86II::getSizeOfImm(Desc->TSFlags);
1373 rt = X86::reloc_absolute_word_sext; // FIXME: add X86II flag?
1387 case X86II::MRM0m: case X86II::MRM1m:
1388 case X86II::MRM2m: case X86II::MRM3m:
1389 case X86II::MRM4m: case X86II::MRM5m:
1390 case X86II::MRM6m: case X86II::MRM7m: {
1395 X86II::getSizeOfImm(Desc->TSFlags) : 4) : 0;
1398 emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
1406 unsigned Size = X86II::getSizeOfImm(Desc->TSFlags);
1415 rt = X86::reloc_absolute_word_sext; // FIXME: add X86II flag?
1429 case X86II::MRMInitReg:
1437 case X86II::MRM_C1:
1441 case X86II::MRM_C8:
1445 case X86II::MRM_C9:
1449 case X86II::MRM_CA:
1453 case X86II::MRM_CB:
1457 case X86II::MRM_E8:
1461 case X86II::MRM_F0:
1470 if ((TSFlags >> X86II::VEXShift) & X86II::VEX_I8IMM) {
1475 if (X86II::isX86_64ExtendedReg(MO.getReg()))
1490 X86II::getSizeOfImm(Desc->TSFlags));
