Home | History | Annotate | Download | only in ARM

Lines Matching full:b0111

624   : NLdSt<0,0b10,0b0111,op7_4, (outs VecListOneD:$Vd),
652 def _fixed : NLdSt<0,0b10, 0b0111,op7_4, (outs VecListOneD:$Vd, GPR:$wb),
660 def _register : NLdSt<0,0b10,0b0111,op7_4, (outs VecListOneD:$Vd, GPR:$wb),
1228 def VLD4LNd16 : VLD4LN<0b0111, {?,?,0,?}, "16"> {
1241 def VLD4LNq16 : VLD4LN<0b0111, {?,?,1,?}, "16"> {
1269 def VLD4LNd16_UPD : VLD4LNWB<0b0111, {?,?,0,?}, "16"> {
1281 def VLD4LNq16_UPD : VLD4LNWB<0b0111, {?,?,1,?}, "16"> {
1563 : NLdSt<0,0b00,0b0111,op7_4, (outs), (ins addrmode6:$Rn, VecListOneD:$Vd),
1589 def _fixed : NLdSt<0,0b00, 0b0111,op7_4, (outs GPR:$wb),
1597 def _register : NLdSt<0,0b00,0b0111,op7_4, (outs GPR:$wb),
2184 def VST4LNd16 : VST4LN<0b0111, {?,?,0,?}, "16"> {
2197 def VST4LNq16 : VST4LN<0b0111, {?,?,1,?}, "16"> {
2223 def VST4LNd16_UPD : VST4LNWB<0b0111, {?,?,0,?}, "16"> {
2235 def VST4LNq16_UPD : VST4LNWB<0b0111, {?,?,1,?}, "16"> {
4625 defm VABDs : N3VInt_QHS<0, 0, 0b0111, 0, N3RegFrm,
4628 defm VABDu : N3VInt_QHS<1, 0, 0b0111, 0, N3RegFrm,
4637 defm VABDLs : N3VLIntExt_QHS<0,1,0b0111,0, IIC_VSUBi4Q,
4639 defm VABDLu : N3VLIntExt_QHS<1,1,0b0111,0, IIC_VSUBi4Q,
4643 defm VABAs : N3VIntOp_QHS<0,0,0b0111,1, IIC_VABAD, IIC_VABAQ,
4645 defm VABAu : N3VIntOp_QHS<1,0,0b0111,1, IIC_VABAD, IIC_VABAQ,
4882 defm VQSHLsi : N2VShL_QHSD<0,1,0b0111,1, IIC_VSHLi4D, "vqshl", "s",NEONvqshls>;
4883 defm VQSHLui : N2VShL_QHSD<1,1,0b0111,1, IIC_VSHLi4D, "vqshl", "u",NEONvqshlu>;