Home | History | Annotate | Download | only in target-mips

Lines Matching refs:other_tc

597     int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
599 if (other_tc == env->current_tc)
602 return env->tcs[other_tc].CP0_TCStatus;
612 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
614 if (other_tc == env->current_tc)
617 return env->tcs[other_tc].CP0_TCBind;
627 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
629 if (other_tc == env->current_tc)
632 return env->tcs[other_tc].PC;
642 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
644 if (other_tc == env->current_tc)
647 return env->tcs[other_tc].CP0_TCHalt;
657 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
659 if (other_tc == env->current_tc)
662 return env->tcs[other_tc].CP0_TCContext;
672 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
674 if (other_tc == env->current_tc)
677 return env->tcs[other_tc].CP0_TCSchedule;
687 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
689 if (other_tc == env->current_tc)
692 return env->tcs[other_tc].CP0_TCScheFBack;
702 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
705 if (other_tc == env->current_tc)
708 tcstatus = env->tcs[other_tc].CP0_TCStatus;
715 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
719 if (other_tc == env->current_tc)
722 tcstatus = env->tcs[other_tc].CP0_TCStatus;
758 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
761 if (other_tc == env->current_tc)
764 tcstatus = env->tcs[other_tc].CP0_Debug_tcstatus;
921 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
925 if (other_tc == env->current_tc)
928 env->tcs[other_tc].CP0_TCStatus = arg1;
944 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
950 if (other_tc == env->current_tc) {
954 newval = (env->tcs[other_tc].CP0_TCBind & ~mask) | (arg1 & mask);
955 env->tcs[other_tc].CP0_TCBind = newval;
969 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
971 if (other_tc == env->current_tc) {
977 env->tcs[other_tc].PC = arg1;
978 env->tcs[other_tc].CP0_TCStatus &= ~(1 << CP0TCSt_TDS);
993 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
997 if (other_tc == env->current_tc)
1000 env->tcs[other_tc].CP0_TCHalt = arg1;
1010 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1012 if (other_tc == env->current_tc)
1015 env->tcs[other_tc].CP0_TCContext = arg1;
1025 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1027 if (other_tc == env->current_tc)
1030 env->tcs[other_tc].CP0_TCSchedule = arg1;
1040 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1042 if (other_tc == env->current_tc)
1045 env->tcs[other_tc].CP0_TCScheFBack = arg1;
1136 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1140 if (other_tc == env->current_tc) {
1144 tcstatus = (env->tcs[other_tc].CP0_TCStatus & ~0xff) | (arg1 & 0xff);
1145 env->tcs[other_tc].CP0_TCStatus = tcstatus;
1180 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1181 int32_t tcstatus = env->tcs[other_tc].CP0_TCStatus;
1187 if (other_tc == env->current_tc)
1190 env->tcs[other_tc].CP0_TCStatus = tcstatus;
1289 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1293 if (other_tc == env->current_tc)
1296 env->tcs[other_tc].CP0_Debug_tcstatus = val;
1329 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1331 if (other_tc == env->current_tc)
1334 return env->tcs[other_tc].gpr[sel];
1339 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1341 if (other_tc == env->current_tc)
1344 return env->tcs[other_tc].LO[sel];
1349 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1351 if (other_tc == env->current_tc)
1354 return env->tcs[other_tc].HI[sel];
1359 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1361 if (other_tc == env->current_tc)
1364 return env->tcs[other_tc].ACX[sel];
1369 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1371 if (other_tc == env->current_tc)
1374 return env->tcs[other_tc].DSPControl;
1379 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1381 if (other_tc == env->current_tc)
1384 env->tcs[other_tc].gpr[sel] = arg1;
1389 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1391 if (other_tc == env->current_tc)
1394 env->tcs[other_tc].LO[sel] = arg1;
1399 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1401 if (other_tc == env->current_tc)
1404 env->tcs[other_tc].HI[sel] = arg1;
1409 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1411 if (other_tc == env->current_tc)
1414 env->tcs[other_tc].ACX[sel] = arg1;
1419 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1421 if (other_tc == env->current_tc)
1424 env->tcs[other_tc].DSPControl = arg1;