Lines Matching full:vreg
87 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0
88 ; SI: BUFFER_STORE_DWORD [[VREG]],
183 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0
184 ; SI: BUFFER_STORE_DWORD [[VREG]],
195 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0
196 ; SI: BUFFER_STORE_DWORD [[VREG]],
207 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0
208 ; SI: BUFFER_STORE_DWORD [[VREG]],
219 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], -1
220 ; SI: BUFFER_STORE_DWORD [[VREG]],
231 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], -1
232 ; SI: BUFFER_STORE_DWORD [[VREG]],
243 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], -1
244 ; SI: BUFFER_STORE_DWORD [[VREG]],
255 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0xffffff80
256 ; SI: BUFFER_STORE_DWORD [[VREG]],
267 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0x7f
268 ; SI: BUFFER_STORE_DWORD [[VREG]],
279 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 1
280 ; SI: BUFFER_STORE_DWORD [[VREG]],
291 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 1
292 ; SI: BUFFER_STORE_DWORD [[VREG]],
303 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0
304 ; SI: BUFFER_STORE_DWORD [[VREG]],
315 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], -6
316 ; SI: BUFFER_STORE_DWORD [[VREG]],
327 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0
328 ; SI: BUFFER_STORE_DWORD [[VREG]],
339 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 1
340 ; SI: BUFFER_STORE_DWORD [[VREG]],
351 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 40
352 ; SI: BUFFER_STORE_DWORD [[VREG]],
363 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 10
364 ; SI: BUFFER_STORE_DWORD [[VREG]],
375 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], -1
376 ; SI: BUFFER_STORE_DWORD [[VREG]],
387 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0x7f
388 ; SI: BUFFER_STORE_DWORD [[VREG]],
399 ; SI: V_MOV_B32_e32 [[VREG:v[0-9]+]], 0
400 ; SI: BUFFER_STORE_DWORD [[VREG]],
