Lines Matching full:srca
277 #define SUB_4V( DST, SRCA, SRCB ) \
279 (DST)[0] = (SRCA)[0] - (SRCB)[0]; \
280 (DST)[1] = (SRCA)[1] - (SRCB)[1]; \
281 (DST)[2] = (SRCA)[2] - (SRCB)[2]; \
282 (DST)[3] = (SRCA)[3] - (SRCB)[3]; \
286 #define ADD_4V( DST, SRCA, SRCB ) \
288 (DST)[0] = (SRCA)[0] + (SRCB)[0]; \
289 (DST)[1] = (SRCA)[1] + (SRCB)[1]; \
290 (DST)[2] = (SRCA)[2] + (SRCB)[2]; \
291 (DST)[3] = (SRCA)[3] + (SRCB)[3]; \
295 #define SCALE_4V( DST, SRCA, SRCB ) \
297 (DST)[0] = (SRCA)[0] * (SRCB)[0]; \
298 (DST)[1] = (SRCA)[1] * (SRCB)[1]; \
299 (DST)[2] = (SRCA)[2] * (SRCB)[2]; \
300 (DST)[3] = (SRCA)[3] * (SRCB)[3]; \
313 #define ACC_SCALE_4V( DST, SRCA, SRCB ) \
315 (DST)[0] += (SRCA)[0] * (SRCB)[0]; \
316 (DST)[1] += (SRCA)[1] * (SRCB)[1]; \
317 (DST)[2] += (SRCA)[2] * (SRCB)[2]; \
318 (DST)[3] += (SRCA)[3] * (SRCB)[3]; \
399 #define SUB_3V( DST, SRCA, SRCB ) \
401 (DST)[0] = (SRCA)[0] - (SRCB)[0]; \
402 (DST)[1] = (SRCA)[1] - (SRCB)[1]; \
403 (DST)[2] = (SRCA)[2] - (SRCB)[2]; \
407 #define ADD_3V( DST, SRCA, SRCB ) \
409 (DST)[0] = (SRCA)[0] + (SRCB)[0]; \
410 (DST)[1] = (SRCA)[1] + (SRCB)[1]; \
411 (DST)[2] = (SRCA)[2] + (SRCB)[2]; \
415 #define SCALE_3V( DST, SRCA, SRCB ) \
417 (DST)[0] = (SRCA)[0] * (SRCB)[0]; \
418 (DST)[1] = (SRCA)[1] * (SRCB)[1]; \
419 (DST)[2] = (SRCA)[2] * (SRCB)[2]; \
439 #define ACC_SCALE_3V( DST, SRCA, SRCB ) \
441 (DST)[0] += (SRCA)[0] * (SRCB)[0]; \
442 (DST)[1] += (SRCA)[1] * (SRCB)[1]; \
443 (DST)[2] += (SRCA)[2] * (SRCB)[2]; \
519 #define SUB_2V( DST, SRCA, SRCB ) \
521 (DST)[0] = (SRCA)[0] - (SRCB)[0]; \
522 (DST)[1] = (SRCA)[1] - (SRCB)[1]; \
526 #define ADD_2V( DST, SRCA, SRCB ) \
528 (DST)[0] = (SRCA)[0] + (SRCB)[0]; \
529 (DST)[1] = (SRCA)[1] + (SRCB)[1]; \
533 #define SCALE_2V( DST, SRCA, SRCB ) \
535 (DST)[0] = (SRCA)[0] * (SRCB)[0]; \
536 (DST)[1] = (SRCA)[1] * (SRCB)[1]; \
547 #define ACC_SCALE_2V( DST, SRCA, SRCB ) \
549 (DST)[0] += (SRCA)[0] * (SRCB)[0]; \
550 (DST)[1] += (SRCA)[1] * (SRCB)[1]; \
