Lines Matching refs:other_tc
801 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
802 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
804 if (other_tc == other->current_tc)
807 return other->tcs[other_tc].CP0_TCStatus;
817 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
818 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
820 if (other_tc == other->current_tc)
823 return other->tcs[other_tc].CP0_TCBind;
833 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
834 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
836 if (other_tc == other->current_tc)
839 return other->tcs[other_tc].PC;
849 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
850 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
852 if (other_tc == other->current_tc)
855 return other->tcs[other_tc].CP0_TCHalt;
865 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
866 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
868 if (other_tc == other->current_tc)
871 return other->tcs[other_tc].CP0_TCContext;
881 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
882 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
884 if (other_tc == other->current_tc)
887 return other->tcs[other_tc].CP0_TCSchedule;
897 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
898 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
900 if (other_tc == other->current_tc)
903 return other->tcs[other_tc].CP0_TCScheFBack;
913 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
914 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
921 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
922 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
953 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
955 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
957 if (other_tc == other->current_tc)
960 tcstatus = other->tcs[other_tc].CP0_Debug_tcstatus;
1116 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1117 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1119 if (other_tc == other->current_tc)
1122 other->tcs[other_tc].CP0_TCStatus = arg1;
1123 sync_c0_tcstatus(other, other_tc, arg1);
1139 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1142 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1146 if (other_tc == other->current_tc) {
1150 newval = (other->tcs[other_tc].CP0_TCBind & ~mask) | (arg1 & mask);
1151 other->tcs[other_tc].CP0_TCBind = newval;
1165 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1166 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1168 if (other_tc == other->current_tc) {
1174 other->tcs[other_tc].PC = arg1;
1175 other->tcs[other_tc].CP0_TCStatus &= ~(1 << CP0TCSt_TDS);
1190 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1191 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1195 if (other_tc == other->current_tc)
1198 other->tcs[other_tc].CP0_TCHalt = arg1;
1208 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1209 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1211 if (other_tc == other->current_tc)
1214 other->tcs[other_tc].CP0_TCContext = arg1;
1224 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1225 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1227 if (other_tc == other->current_tc)
1230 other->tcs[other_tc].CP0_TCSchedule = arg1;
1240 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1241 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1243 if (other_tc == other->current_tc)
1246 other->tcs[other_tc].CP0_TCScheFBack = arg1;
1336 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1337 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1340 sync_c0_entryhi(other, other_tc);
1379 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1380 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1383 sync_c0_status(env, other, other_tc);
1482 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1484 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1487 if (other_tc == other->current_tc)
1490 other->tcs[other_tc].CP0_Debug_tcstatus = val;
1524 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1525 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1527 if (other_tc == other->current_tc)
1530 return other->tcs[other_tc].gpr[sel];
1535 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1536 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1538 if (other_tc == other->current_tc)
1541 return other->tcs[other_tc].LO[sel];
1546 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1547 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1549 if (other_tc == other->current_tc)
1552 return other->tcs[other_tc].HI[sel];
1557 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1558 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1560 if (other_tc == other->current_tc)
1563 return other->tcs[other_tc].ACX[sel];
1568 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1569 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1571 if (other_tc == other->current_tc)
1574 return other->tcs[other_tc].DSPControl;
1579 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1580 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1582 if (other_tc == other->current_tc)
1585 other->tcs[other_tc].gpr[sel] = arg1;
1590 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1591 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1593 if (other_tc == other->current_tc)
1596 other->tcs[other_tc].LO[sel] = arg1;
1601 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1602 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1604 if (other_tc == other->current_tc)
1607 other->tcs[other_tc].HI[sel] = arg1;
1612 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1613 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1615 if (other_tc == other->current_tc)
1618 other->tcs[other_tc].ACX[sel] = arg1;
1623 int other_tc = env->CP0_VPEControl & (0xff << CP0VPECo_TargTC);
1624 CPUMIPSState *other = mips_cpu_map_tc(env, &other_tc);
1626 if (other_tc == other->current_tc)
1629 other->tcs[other_tc].DSPControl = arg1;
