Lines Matching refs:rd
99 void And(const Register& rd,
102 void Ands(const Register& rd,
105 void Bic(const Register& rd,
108 void Bics(const Register& rd,
111 void Orr(const Register& rd,
114 void Orn(const Register& rd,
117 void Eor(const Register& rd,
120 void Eon(const Register& rd,
124 void LogicalMacro(const Register& rd,
130 void Add(const Register& rd,
133 void Adds(const Register& rd,
136 void Sub(const Register& rd,
139 void Subs(const Register& rd,
144 void Neg(const Register& rd,
146 void Negs(const Register& rd,
149 void AddSubMacro(const Register& rd,
156 void Adc(const Register& rd,
159 void Adcs(const Register& rd,
162 void Sbc(const Register& rd,
165 void Sbcs(const Register& rd,
168 void Ngc(const Register& rd,
170 void Ngcs(const Register& rd,
172 void AddSubWithCarryMacro(const Register& rd,
179 void Mov(const Register& rd, uint64_t imm);
180 void Mov(const Register& rd,
183 void Mvn(const Register& rd, uint64_t imm) {
184 Mov(rd, (rd.size() == kXRegSize) ? ~imm : (~imm & kWRegMask));
186 void Mvn(const Register& rd, const Operand& operand);
205 void Csel(const Register& rd,
343 void Adr(const Register& rd, Label* label) {
345 VIXL_ASSERT(!rd.IsZero());
346 adr(rd, label);
348 void Asr(const Register& rd, const Register& rn, unsigned shift) {
350 VIXL_ASSERT(!rd.IsZero());
352 asr(rd, rn, shift);
354 void Asr(const Register& rd, const Register& rn, const Register& rm) {
356 VIXL_ASSERT(!rd.IsZero());
359 asrv(rd, rn, rm);
389 void Bfi(const Register& rd,
394 VIXL_ASSERT(!rd.IsZero());
396 bfi(rd, rn, lsb, width);
398 void Bfxil(const Register& rd,
403 VIXL_ASSERT(!rd.IsZero());
405 bfxil(rd, rn, lsb, width);
439 void Cinc(const Register& rd, const Register& rn, Condition cond) {
441 VIXL_ASSERT(!rd.IsZero());
443 cinc(rd, rn, cond);
445 void Cinv(const Register& rd, const Register& rn, Condition cond) {
447 VIXL_ASSERT(!rd.IsZero());
449 cinv(rd, rn, cond);
451 void Cls(const Register& rd, const Register& rn) {
453 rd.IsZero());
455 cls(rd, rn);
457 void Clz(const Register& rd, const Register& rn) {
459 VIXL_ASSERT(!rd.IsZero());
461 clz(rd, rn);
463 void Cneg(const Register& rd, const Register& rn, Condition cond) {
465 VIXL_ASSERT(!rd.IsZero());
467 cneg(rd, rn, cond);
469 void Cset(const Register& rd, Condition cond) {
471 VIXL_ASSERT(!rd.IsZero());
472 cset(rd, cond);
474 void Csetm(const Register& rd, Condition cond) {
476 VIXL_ASSERT(!rd.IsZero());
477 csetm(rd, cond);
479 void Csinc(const Register& rd,
484 VIXL_ASSERT(!rd.IsZero());
488 csinc(rd, rn, rm, cond);
490 void Csinv(const Register& rd,
495 VIXL_ASSERT(!rd.IsZero());
499 csinv(rd, rn, rm, cond);
501 void Csneg(const Register& rd,
506 VIXL_ASSERT(!rd.IsZero());
510 csneg(rd, rn, rm, cond);
520 void Extr(const Register& rd,
525 VIXL_ASSERT(!rd.IsZero());
528 extr(rd, rn, rm, lsb);
563 void Fcvtas(const Register& rd, const FPRegister& fn) {
565 VIXL_ASSERT(!rd.IsZero());
566 fcvtas(rd, fn);
568 void Fcvtau(const Register& rd, const FPRegister& fn) {
570 VIXL_ASSERT(!rd.IsZero());
571 fcvtau(rd, fn);
573 void Fcvtms(const Register& rd, const FPRegister& fn) {
575 VIXL_ASSERT(!rd.IsZero());
576 fcvtms(rd, fn);
578 void Fcvtmu(const Register& rd, const FPRegister& fn) {
580 VIXL_ASSERT(!rd.IsZero());
581 fcvtmu(rd, fn);
583 void Fcvtns(const Register& rd, const FPRegister& fn) {
585 VIXL_ASSERT(!rd.IsZero());
586 fcvtns(rd, fn);
588 void Fcvtnu(const Register& rd, const FPRegister& fn) {
590 VIXL_ASSERT(!rd.IsZero());
591 fcvtnu(rd, fn);
593 void Fcvtzs(const Register& rd, const FPRegister& fn) {
595 VIXL_ASSERT(!rd.IsZero());
596 fcvtzs(rd, fn);
598 void Fcvtzu(const Register& rd, const FPRegister& fn) {
600 VIXL_ASSERT(!rd.IsZero());
601 fcvtzu(rd, fn);
654 void Fmov(Register rd, FPRegister fn) {
656 VIXL_ASSERT(!rd.IsZero());
657 fmov(rd, fn);
772 void Lsl(const Register& rd, const Register& rn, unsigned shift) {
774 VIXL_ASSERT(!rd.IsZero());
776 lsl(rd, rn, shift);
778 void Lsl(const Register& rd, const Register& rn, const Register& rm) {
780 VIXL_ASSERT(!rd.IsZero());
783 lslv(rd, rn, rm);
785 void Lsr(const Register& rd, const Register& rn, unsigned shift) {
787 VIXL_ASSERT(!rd.IsZero());
789 lsr(rd, rn, shift);
791 void Lsr(const Register& rd, const Register& rn, const Register& rm) {
793 VIXL_ASSERT(!rd.IsZero());
796 lsrv(rd, rn, rm);
798 void Madd(const Register& rd,
803 VIXL_ASSERT(!rd.IsZero());
807 madd(rd, rn, rm, ra);
809 void Mneg(const Register& rd, const Register& rn, const Register& rm) {
811 VIXL_ASSERT(!rd.IsZero());
814 mneg(rd, rn, rm);
816 void Mov(const Register& rd, const Register& rn) {
818 mov(rd, rn);
820 void Movk(const Register& rd, uint64_t imm, int shift = -1) {
822 VIXL_ASSERT(!rd.IsZero());
823 movk(rd, imm, shift);
835 void Msub(const Register& rd,
840 VIXL_ASSERT(!rd.IsZero());
844 msub(rd, rn, rm, ra);
846 void Mul(const Register& rd, const Register& rn, const Register& rm) {
848 VIXL_ASSERT(!rd.IsZero());
851 mul(rd, rn, rm);
857 void Rbit(const Register& rd, const Register& rn) {
859 VIXL_ASSERT(!rd.IsZero());
861 rbit(rd, rn);
868 void Rev(const Register& rd, const Register& rn) {
870 VIXL_ASSERT(!rd.IsZero());
872 rev(rd, rn);
874 void Rev16(const Register& rd, const Register& rn) {
876 VIXL_ASSERT(!rd.IsZero());
878 rev16(rd, rn);
880 void Rev32(const Register& rd, const Register& rn) {
882 VIXL_ASSERT(!rd.IsZero());
884 rev32(rd, rn);
886 void Ror(const Register& rd, const Register& rs, unsigned shift) {
888 VIXL_ASSERT(!rd.IsZero());
890 ror(rd, rs, shift);
892 void Ror(const Register& rd, const Register& rn, const Register& rm) {
894 VIXL_ASSERT(!rd.IsZero());
897 rorv(rd, rn, rm);
899 void Sbfiz(const Register& rd,
904 VIXL_ASSERT(!rd.IsZero());
906 sbfiz(rd, rn, lsb, width);
908 void Sbfx(const Register& rd,
913 VIXL_ASSERT(!rd.IsZero());
915 sbfx(rd, rn, lsb, width);
922 void Sdiv(const Register& rd, const Register& rn, const Register& rm) {
924 VIXL_ASSERT(!rd.IsZero());
927 sdiv(rd, rn, rm);
929 void Smaddl(const Register& rd,
934 VIXL_ASSERT(!rd.IsZero());
938 smaddl(rd, rn, rm, ra);
940 void Smsubl(const Register& rd,
945 VIXL_ASSERT(!rd.IsZero());
949 smsubl(rd, rn, rm, ra);
951 void Smull(const Register& rd, const Register& rn, const Register& rm) {
953 VIXL_ASSERT(!rd.IsZero());
956 smull(rd, rn, rm);
977 void Sxtb(const Register& rd, const Register& rn) {
979 VIXL_ASSERT(!rd.IsZero());
981 sxtb(rd, rn);
983 void Sxth(const Register& rd, const Register& rn) {
985 VIXL_ASSERT(!rd.IsZero());
987 sxth(rd, rn);
989 void Sxtw(const Register& rd, const Register& rn) {
991 VIXL_ASSERT(!rd.IsZero());
993 sxtw(rd, rn);
1005 void Ubfiz(const Register& rd,
1010 VIXL_ASSERT(!rd.IsZero());
1012 ubfiz(rd, rn, lsb, width);
1014 void Ubfx(const Register& rd,
1019 VIXL_ASSERT(!rd.IsZero());
1021 ubfx(rd, rn, lsb, width);
1028 void Udiv(const Register& rd, const Register& rn, const Register& rm) {
1030 VIXL_ASSERT(!rd.IsZero());
1033 udiv(rd, rn, rm);
1035 void Umaddl(const Register& rd,
1040 VIXL_ASSERT(!rd.IsZero());
1044 umaddl(rd, rn, rm, ra);
1046 void Umsubl(const Register& rd,
1051 VIXL_ASSERT(!rd.IsZero());
1055 umsubl(rd, rn, rm, ra);
1067 void Uxtb(const Register& rd, const Register& rn) {
1069 VIXL_ASSERT(!rd.IsZero());
1071 uxtb(rd, rn);
1073 void Uxth(const Register& rd, const Register& rn) {
1075 VIXL_ASSERT(!rd.IsZero());
1077 uxth(rd, rn);
1079 void Uxtw(const Register& rd, const Register& rn) {
1081 VIXL_ASSERT(!rd.IsZero());
1083 uxtw(rd, rn);
