Lines Matching refs:rt
36 V(Ldrb, Register&, rt, LDRB_w) \
37 V(Strb, Register&, rt, STRB_w) \
38 V(Ldrsb, Register&, rt, rt.Is64Bits() ? LDRSB_x : LDRSB_w) \
39 V(Ldrh, Register&, rt, LDRH_w) \
40 V(Strh, Register&, rt, STRH_w) \
41 V(Ldrsh, Register&, rt, rt.Is64Bits() ? LDRSH_x : LDRSH_w) \
42 V(Ldr, CPURegister&, rt, LoadOpFor(rt)) \
43 V(Str, CPURegister&, rt, StoreOpFor(rt)) \
44 V(Ldrsw, Register&, rt, LDRSW_x)
216 void LoadStoreMacro(const CPURegister& rt,
429 void Cbnz(const Register& rt, Label* label) {
431 VIXL_ASSERT(!rt.IsZero());
432 cbnz(rt, label);
434 void Cbz(const Register& rt, Label* label) {
436 VIXL_ASSERT(!rt.IsZero());
437 cbz(rt, label);
731 void Ldnp(const CPURegister& rt,
735 ldnp(rt, rt2, src);
737 void Ldp(const CPURegister& rt,
741 ldp(rt, rt2, src);
743 void Ldpsw(const Register& rt, const Register& rt2, const MemOperand& src) {
745 ldpsw(rt, rt2, src);
767 void Ldr(const Register& rt, uint64_t imm) {
769 VIXL_ASSERT(!rt.IsZero());
770 ldr(rt, imm);
825 void Mrs(const Register& rt, SystemRegister sysreg) {
827 VIXL_ASSERT(!rt.IsZero());
828 mrs(rt, sysreg);
830 void Msr(SystemRegister sysreg, const Register& rt) {
832 VIXL_ASSERT(!rt.IsZero());
833 msr(sysreg, rt);
965 void Stnp(const CPURegister& rt,
969 stnp(rt, rt2, dst);
971 void Stp(const CPURegister& rt,
975 stp(rt, rt2, dst);
995 void Tbnz(const Register& rt, unsigned bit_pos, Label* label) {
997 VIXL_ASSERT(!rt.IsZero());
998 tbnz(rt, bit_pos, label);
1000 void Tbz(const Register& rt, unsigned bit_pos, Label* label) {
1002 VIXL_ASSERT(!rt.IsZero());
1003 tbz(rt, bit_pos, label);
