| /frameworks/av/media/libstagefright/codecs/amrwbenc/src/asm/ARMV7/ |
| scale_sig_neon.s | 35 VMOV.S32 Q15, #0x8000
36 VDUP.S32 Q14, r2
56 VSHL.S32 Q10, Q10, Q14
57 VSHL.S32 Q11, Q11, Q14
58 VSHL.S32 Q12, Q12, Q14
59 VSHL.S32 Q13, Q13, Q14
60 VADDHN.S32 D16, Q10, Q15
61 VADDHN.S32 D17, Q11, Q15
62 VADDHN.S32 D18, Q12, Q15
63 VADDHN.S32 D19, Q13, Q1
[all...] |
| Syn_filt_32_neon.s | 62 VDUP.S32 Q15, r8
77 VPADD.S32 D28, D20, D21
79 VPADD.S32 D29, D28, D28
80 VDUP.S32 Q10, D29[0] @result1
84 VSUB.S32 Q10, Q15, Q10
95 VPADD.S32 D28, D22, D23
96 VPADD.S32 D29, D28, D28
98 VDUP.S32 Q11, D29[0] @result2
102 VSHR.S32 Q10, Q10, #11 @result1 >>= 11
103 VSHL.S32 Q11, Q11, #1 @result2 <<=
[all...] |
| convolve_neon.s | 46 VMOV.S32 Q10, #0
61 VADD.S32 D20, D20, D21
62 VPADD.S32 D20, D20, D20
63 VMOV.S32 r5, D20[0]
84 VMOV.S32 Q10, #0
97 VADD.S32 D20, D20, D21
98 VPADD.S32 D20, D20, D20
99 VMOV.S32 r5, D20[0]
122 VMOV.S32 Q10, #0
136 VADD.S32 D20, D20, D2
[all...] |
| syn_filt_neon.s | 70 VDUP.S32 Q10, r12
78 VPADD.S32 D12, D10, D11
80 VPADD.S32 D10, D12, D12
82 VDUP.S32 Q7, D10[0]
84 VSUB.S32 Q9, Q10, Q7
85 VQRSHRN.S32 D20, Q9, #12
|
| Norm_Corr_neon.s | 95 VQADD.S32 D20, D20, D21
96 VMOV.S32 r9, D20[0]
97 VMOV.S32 r10, D20[1]
158 VQADD.S32 D20, D20, D21
159 VQADD.S32 D22, D22, D23
161 VPADD.S32 D20, D20, D20 @D20[0] --- L_tmp1 << 1
162 VPADD.S32 D22, D22, D22 @D22[0] --- L_tmp << 1
164 VMOV.S32 r6, D20[0]
165 VMOV.S32 r5, D22[0]
|
| /external/chromium_org/third_party/openmax_dl/dl/sp/src/arm/neon/ |
| armSP_FFT_CToC_SC32_Radix8_fs_unsafe_s.S | 81 #define dXr0 D0.S32
82 #define dXi0 D1.S32
83 #define dXr1 D2.S32
84 #define dXi1 D3.S32
85 #define dXr2 D4.S32
86 #define dXi2 D5.S32
87 #define dXr3 D6.S32
88 #define dXi3 D7.S32
89 #define dXr4 D8.S32
90 #define dXi4 D9.S32
[all...] |
| armSP_FFT_CToC_SC32_Radix4_fs_unsafe_s.S | 79 #define dXr0 D0.S32
80 #define dXi0 D1.S32
81 #define dXr1 D2.S32
82 #define dXi1 D3.S32
83 #define dXr2 D4.S32
84 #define dXi2 D5.S32
85 #define dXr3 D6.S32
86 #define dXi3 D7.S32
87 #define dYr0 D8.S32
88 #define dYi0 D9.S32
[all...] |
| armSP_FFTInv_CCSToR_S32_preTwiddleRadix2_unsafe_s.S | 95 #define dX0 D0.S32
96 #define dShift D1.S32
97 #define dX1 D1.S32
98 #define dY0 D2.S32
99 #define dY1 D3.S32
100 #define dX0r D0.S32
101 #define dX0i D1.S32
102 #define dX1r D2.S32
103 #define dX1i D3.S32
104 #define dW0r D4.S32
[all...] |
| armSP_FFT_CToC_SC32_Radix4_ls_unsafe_s.S | 79 #define dButterfly1Real02 D0.S32
80 #define dButterfly1Imag02 D1.S32
81 #define dButterfly1Real13 D2.S32
82 #define dButterfly1Imag13 D3.S32
83 #define dButterfly2Real02 D4.S32
84 #define dButterfly2Imag02 D5.S32
85 #define dButterfly2Real13 D6.S32
86 #define dButterfly2Imag13 D7.S32
87 #define dXr0 D0.S32
88 #define dXi0 D1.S32
[all...] |
| omxSP_FFTInv_CCSToR_S32_Sfs_s.S | 114 #define dX0 D0.S32
115 #define dShift D1.S32
116 #define dX1 D1.S32
117 #define dY0 D2.S32
118 #define dY1 D3.S32
119 #define dX0r D0.S32
120 #define dX0i D1.S32
121 #define dX1r D2.S32
122 #define dX1i D3.S32
123 #define dW0r D4.S32
[all...] |
| armSP_FFT_CToC_SC32_Radix4_unsafe_s.S | 88 #define dW1 D0.S32
89 #define dW2 D1.S32
90 #define dW3 D2.S32
92 #define dXr0 D4.S32
93 #define dXi0 D5.S32
94 #define dXr1 D6.S32
95 #define dXi1 D7.S32
96 #define dXr2 D8.S32
97 #define dXi2 D9.S32
98 #define dXr3 D10.S32
[all...] |
| omxSP_FFTInv_CCSToR_S32S16_Sfs_s.S | 77 #define dX0 D0.S32
78 #define dX01 D1.S32
79 #define qX0 Q0.S32
81 #define dY0S32 D2.S32
|
| omxSP_FFTInv_CCSToR_S16_Sfs_s.S | 86 #define dX0 D0.S32
87 #define dShift D1.S32
89 #define dX1 D1.S32
90 #define dY0 D2.S32
91 #define dY1 D3.S32
92 #define dX0r D0.S32
93 #define dX0i D1.S32
94 #define dX1r D2.S32
95 #define dX1i D3.S32
96 #define dW0r D4.S32
[all...] |
| omxSP_FFTFwd_RToCCS_S16S32_Sfs_s.S | 74 #define qY0 Q1.S32
75 #define dY0S32 D2.S32
76 #define qX0 Q1.S32
77 #define dY1S32 D3.S32
78 #define dX0S32 D0.S32
|
| armSP_FFT_CToC_SC32_Radix2_unsafe_s.S | 80 #define dW D0.S32
81 #define dX0 D2.S32
82 #define dX1 D3.S32
83 #define dX2 D4.S32
84 #define dX3 D5.S32
85 #define dY0 D6.S32
86 #define dY1 D7.S32
87 #define dY2 D8.S32
88 #define dY3 D9.S32
|
| armSP_FFT_CToC_SC16_Radix2_fs_unsafe_s.S | 82 #define dX0S32 D0.S32
83 #define dX1S32 D1.S32
84 #define dY0S32 D2.S32
85 #define dY1S32 D3.S32
|
| armSP_FFT_CToC_SC32_Radix2_fs_unsafe_s.S | 78 #define dX0 D0.S32
79 #define dX1 D1.S32
80 #define dY0 D2.S32
81 #define dY1 D3.S32
|
| armSP_FFT_CToC_SC16_Radix4_ls_unsafe_s.S | 103 #define dW1rS32 D8.S32
104 #define dW1iS32 D9.S32
105 #define dW2rS32 D10.S32
106 #define dW2iS32 D11.S32
107 #define dW3rS32 D12.S32
108 #define dW3iS32 D13.S32
119 #define dTmp1S32 D13.S32
120 #define dTmp2S32 D14.S32
121 #define dTmp3S32 D15.S32
141 #define qT0 Q9.S32
[all...] |
| armSP_FFT_CToC_SC16_Radix2_ps_unsafe_s.S | 73 #define dW1S32 D0.S32
74 #define dW2S32 D1.S32
86 #define qT0 Q5.S32
87 #define qT1 Q6.S32
|
| /frameworks/av/media/libstagefright/codecs/aacenc/src/asm/ARMV7/ |
| R4R8First_v7.s | 44 VADD.S32 d4, d0, d1 @ r0 = buf[0] + buf[2]@i0 = buf[1] + buf[3]@
45 VSUB.S32 d5, d0, d1 @ r1 = buf[0] - buf[2]@i1 = buf[1] - buf[3]@
46 VSUB.S32 d7, d2, d3 @ r2 = buf[4] - buf[6]@i2 = buf[5] - buf[7]@
47 VADD.S32 d6, d2, d3 @ r3 = buf[4] + buf[6]@i3 = buf[5] + buf[7]@
50 VADD.S32 Q0, Q2, Q3 @ r4 = (r0 + r2)@i4 = (i0 + i2)@i6 = (i1 + r3)@r7 = (r1 + i3)
51 VSUB.S32 Q1, Q2, Q3 @ r5 = (r0 - r2)@i5 = (i0 - i2)@r6 = (r1 - i3)@i7 = (i1 - r3)@
55 VADD.S32 d4, d8, d9 @ r0 = buf[ 8] + buf[10]@i0 = buf[ 9] + buf[11]@
56 VSUB.S32 d7, d10, d11 @ r1 = buf[12] - buf[14]@i1 = buf[13] - buf[15]@
57 VADD.S32 d6, d10, d11 @ r2 = buf[12] + buf[14]@i2 = buf[13] + buf[15]@
59 VSUB.S32 d5, d8, d9 @ r3 = buf[ 8] - buf[10]@i3 = buf[ 9] - buf[11]
[all...] |
| Radix4FFT_v7.s | 64 VQDMULH.S32 Q10, Q2, Q14 @ MULHIGH(cosx, t0)
65 VQDMULH.S32 Q11, Q3, Q15 @ MULHIGH(sinx, t1)
66 VQDMULH.S32 Q12, Q3, Q14 @ MULHIGH(cosx, t1)
67 VQDMULH.S32 Q13, Q2, Q15 @ MULHIGH(sinx, t0)
69 VADD.S32 Q2, Q10, Q11 @ MULHIGH(cosx, t0) + MULHIGH(sinx, t1)
70 VSUB.S32 Q3, Q12, Q13 @ MULHIGH(cosx, t1) - MULHIGH(sinx, t0)
73 VSHR.S32 Q10, Q0, #2 @ t0 = r0 >> 2@
74 VSHR.S32 Q11, Q1, #2 @ t1 = r1 >> 2@
76 VSUB.S32 Q0, Q10, Q2 @ r0 = t0 - r2@
77 VSUB.S32 Q1, Q11, Q3 @ r1 = t1 - r3
[all...] |
| PrePostMDCT_v7.s | 51 VQDMULH.S32 Q10, Q0, Q4 @ MULHIGH(cosa, tr1)
52 VQDMULH.S32 Q11, Q1, Q8 @ MULHIGH(sina, ti1)
53 VQDMULH.S32 Q12, Q0, Q8 @ MULHIGH(cosa, ti1)
54 VQDMULH.S32 Q13, Q1, Q4 @ MULHIGH(sina, tr1)
56 VADD.S32 Q0, Q10, Q11 @ *buf0++ = MULHIGH(cosa, tr1) + MULHIGH(sina, ti1)@
57 VSUB.S32 Q1, Q12, Q13 @ *buf0++ = MULHIGH(cosa, ti1) - MULHIGH(sina, tr1)@
62 VQDMULH.S32 Q10, Q2, Q9 @ MULHIGH(cosb, tr2)
63 VQDMULH.S32 Q11, Q3, Q5 @ MULHIGH(sinb, ti2)
64 VQDMULH.S32 Q12, Q2, Q5 @ MULHIGH(cosb, ti2)
65 VQDMULH.S32 Q13, Q3, Q9 @ MULHIGH(sinb, tr2
[all...] |
| /frameworks/av/media/libstagefright/codecs/on2/h264dec/omxdl/arm_neon/vc/m4p2/src/ |
| omxVCM4P2_QuantInvInter_I_s.s | 87 dQP10 DN D0.S32[0]
88 qQP1 QN Q0.S32
96 qResult0 QN Q3.S32
98 qSign0 QN Q3.S32
101 qResult1 QN Q4.S32
103 qSign1 QN Q4.S32
106 d2QP0 DN D10.S32[0]
107 q2QP0 QN Q5.S32
|
| /external/llvm/lib/Target/Mips/MCTargetDesc/ |
| MipsABIFlagsSection.cpp | 20 case FpABIKind::S32:
35 case FpABIKind::S32:
|
| /external/libhevc/decoder/arm/ |
| ihevcd_fmt_conv_420sp_to_rgba8888.s | 204 VQSHRN.S32 D8,Q4,#13 @//D8 = (U-128)*C4>>13 4 16-BIT VALUES
205 VQSHRN.S32 D9,Q5,#13 @//D9 = (U-128)*C4>>13 4 16-BIT VALUES
209 VQSHRN.S32 D10,Q10,#13 @//D10 = (V-128)*C1>>13 4 16-BIT VALUES
210 VQSHRN.S32 D11,Q11,#13 @//D11 = (V-128)*C1>>13 4 16-BIT VALUES
214 VQSHRN.S32 D12,Q6,#13 @//D12 = [(U-128)*C2 + (V-128)*C3]>>13 4 16-BIT VALUES
215 VQSHRN.S32 D13,Q7,#13 @//D13 = [(U-128)*C2 + (V-128)*C3]>>13 4 16-BIT VALUES
335 VQSHRN.S32 D8,Q4,#13 @//D8 = (U-128)*C4>>13 4 16-BIT VALUES
336 VQSHRN.S32 D9,Q5,#13 @//D9 = (U-128)*C4>>13 4 16-BIT VALUES
340 VQSHRN.S32 D10,Q10,#13 @//D10 = (V-128)*C1>>13 4 16-BIT VALUES
341 VQSHRN.S32 D11,Q11,#13 @//D11 = (V-128)*C1>>13 4 16-BIT VALUE
[all...] |
