| /external/llvm/lib/Target/R600/ |
| R600ISelLowering.h | 41 EVT getSetCCResultType(LLVMContext &, EVT VT) const override;
48 SDValue LowerImplicitParameter(SelectionDAG &DAG, EVT VT,
|
| AMDGPUISelLowering.cpp | 88 EVT AMDGPUTargetLowering::getEquivalentMemType(LLVMContext &Ctx, EVT VT) {
91 return EVT::getIntegerVT(Ctx, StoreSize);
94 return EVT::getVectorVT(Ctx, MVT::i32, StoreSize / 32);
98 EVT AMDGPUTargetLowering::getEquivalentLoadRegType(LLVMContext &Ctx, EVT VT) {
101 return EVT::getIntegerVT(Ctx, 32);
103 return EVT::getVectorVT(Ctx, MVT::i32, StoreSize / 32);
399 bool AMDGPUTargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
400 EVT ScalarVT = VT.getScalarType()
[all...] |
| /external/llvm/lib/CodeGen/SelectionDAG/ |
| LegalizeIntegerTypes.cpp | 172 EVT ResVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
201 EVT SVT = getSetCCResultType(N->getOperand(2).getValueType());
202 EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
237 EVT InVT = InOp.getValueType();
238 EVT NInVT = TLI.getTypeToTransformTo(*DAG.getContext(), InVT);
239 EVT OutVT = N->getValueType(0);
240 EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
275 EVT::getIntegerVT(*DAG.getContext(),
294 EVT OVT = N->getValueType(0);
295 EVT NVT = Op.getValueType()
[all...] |
| SelectionDAG.cpp | 56 static SDVTList makeVTList(const EVT *VTs, unsigned NumVTs) {
77 bool ConstantFPSDNode::isValueValidForType(EVT VT,
730 EVT VT = cast<VTSDNode>(N)->getVT();
849 EVT VT = N->getValueType(0);
867 EVT EltVT = N->getValueType(0).getVectorElementType();
[all...] |
| LegalizeFloatTypes.cpp | 30 static RTLIB::Libcall GetFPLibCall(EVT VT,
145 EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
157 EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
170 EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
186 EVT LVT = LHS.getValueType();
187 EVT RVT = RHS.getValueType();
224 EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
236 EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
249 EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
261 EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0))
[all...] |
| DAGCombiner.cpp | 181 SDNode *EVE, EVT InVecVT, SDValue EltNo, LoadSDNode *OriginalLoad);
183 SDValue PromoteOperand(SDValue Op, EVT PVT, bool &Replace);
184 SDValue SExtPromoteOperand(SDValue Op, EVT PVT);
185 SDValue ZExtPromoteOperand(SDValue Op, EVT PVT);
295 SDValue SimplifySetCC(EVT VT, SDValue N0, SDValue N1, ISD::CondCode Cond,
304 SDValue CombineConsecutiveLoads(SDNode *N, EVT VT);
305 SDValue ConstantFoldBITCASTofBUILD_VECTOR(SDNode *, EVT);
369 EVT getShiftAmountTy(EVT LHSTy) {
379 bool isTypeLegal(const EVT &VT)
[all...] |
| LegalizeDAG.cpp | 62 EVT getSetCCResultType(EVT VT) const {
95 SDValue ShuffleWithNarrowerEltType(EVT NVT, EVT VT, SDLoc dl,
99 bool LegalizeSetCCCondCode(EVT VT, SDValue &LHS, SDValue &RHS, SDValue &CC,
103 SDValue ExpandLibCall(RTLIB::Libcall LC, EVT RetVT, const SDValue *Ops,
121 SDValue EmitStackConvert(SDValue SrcOp, EVT SlotVT, EVT DestVT, SDLoc dl);
127 SDValue ExpandLegalINT_TO_FP(bool isSigned, SDValue LegalOp, EVT DestVT,
129 SDValue PromoteLegalINT_TO_FP(SDValue LegalOp, EVT DestVT, bool isSigned
[all...] |
| LegalizeTypes.cpp | 225 EVT ResultVT = N->getValueType(i);
276 EVT OpVT = N->getOperand(i).getValueType();
[all...] |
| /external/chromium_org/third_party/mesa/src/src/gallium/drivers/radeon/ |
| AMDGPUISelLowering.h | 36 unsigned Reg, EVT VT) const;
77 bool isFPImmLegal(const APFloat &Imm, EVT VT) const;
80 bool ShouldShrinkFPConstant(EVT VT) const;
95 EVT genIntType(uint32_t size = 32, uint32_t numEle = 1) const;
|
| R600ISelLowering.h | 38 SDValue LowerImplicitParameter(SelectionDAG &DAG, EVT VT,
|
| AMDILISelLowering.cpp | 250 AMDGPUTargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const
261 AMDGPUTargetLowering::ShouldShrinkFPConstant(EVT VT) const
319 EVT OVT = Op.getValueType();
337 EVT OVT = Op.getValueType();
356 EVT VT = Op.getValueType();
425 EVT DVT = Data.getValueType();
426 EVT BVT = BaseType->getVT();
433 EVT IVT = genIntType(32, DVT.isVector() ? DVT.getVectorNumElements() : 1);
450 EVT
460 return EVT(MVT::i64)
[all...] |
| /external/llvm/lib/Target/Mips/ |
| Mips16ISelDAGToDAG.h | 27 EVT Ty, bool HasLo, bool HasHi);
|
| MipsISelLowering.h | 226 MVT getScalarShiftAmountTy(EVT LHSTy) const override { return MVT::i32; }
246 EVT getSetCCResultType(LLVMContext &Context, EVT VT) const override;
261 SDValue getGlobalReg(SelectionDAG &DAG, EVT Ty) const;
268 SDValue getAddrLocal(NodeTy *N, EVT Ty, SelectionDAG &DAG,
288 SDValue getAddrGlobal(NodeTy *N, EVT Ty, SelectionDAG &DAG,
302 SDValue getAddrGlobalLargeGOT(NodeTy *N, EVT Ty, SelectionDAG &DAG,
321 SDValue getAddrNonPIC(NodeTy *N, EVT Ty, SelectionDAG &DAG) const {
443 SDValue getTargetNode(GlobalAddressSDNode *N, EVT Ty, SelectionDAG &DAG,
447 SDValue getTargetNode(ExternalSymbolSDNode *N, EVT Ty, SelectionDAG &DAG
[all...] |
| MipsSEISelLowering.h | 33 bool allowsUnalignedMemoryAccesses(EVT VT, unsigned AS = 0,
45 EVT VT) const override {
|
| /external/mesa3d/src/gallium/drivers/radeon/ |
| AMDGPUISelLowering.h | 36 unsigned Reg, EVT VT) const;
77 bool isFPImmLegal(const APFloat &Imm, EVT VT) const;
80 bool ShouldShrinkFPConstant(EVT VT) const;
95 EVT genIntType(uint32_t size = 32, uint32_t numEle = 1) const;
|
| R600ISelLowering.h | 38 SDValue LowerImplicitParameter(SelectionDAG &DAG, EVT VT,
|
| AMDILISelLowering.cpp | 250 AMDGPUTargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const
261 AMDGPUTargetLowering::ShouldShrinkFPConstant(EVT VT) const
319 EVT OVT = Op.getValueType();
337 EVT OVT = Op.getValueType();
356 EVT VT = Op.getValueType();
425 EVT DVT = Data.getValueType();
426 EVT BVT = BaseType->getVT();
433 EVT IVT = genIntType(32, DVT.isVector() ? DVT.getVectorNumElements() : 1);
450 EVT
460 return EVT(MVT::i64)
[all...] |
| /frameworks/compile/slang/ |
| slang_rs_export_element.cpp | 105 RSExportVectorType *EVT =
113 slangAssert(EI->type == EVT->getType() && "Element has unexpected type");
114 slangAssert(EI->vsize == EVT->getNumElement() && "Element has unexpected "
116 ET = EVT;
|
| slang_rs_export_type.cpp | 206 const clang::ExtVectorType *EVT =
208 unsigned numElements = EVT->getNumElements();
210 const clang::Type *BaseElementType = GetExtVectorElementType(EVT);
354 const clang::ExtVectorType *EVT =
357 if (EVT->getNumElements() < 2 || EVT->getNumElements() > 4)
361 const clang::Type *ElementType = GetExtVectorElementType(EVT);
578 const clang::ExtVectorType *EVT =
580 const clang::Type *ElementType = GetExtVectorElementType(EVT);
583 EVT->getNumElements() == 3 &
[all...] |
| /external/llvm/lib/Target/X86/ |
| X86SelectionDAGInfo.cpp | 56 EVT IntPtr = DAG.getTargetLoweringInfo().getPointerTy();
83 EVT AVT;
147 EVT CVT = Count.getValueType();
160 EVT AddrVT = Dst.getValueType();
161 EVT SizeVT = Size.getValueType();
252 EVT DstVT = Dst.getValueType();
253 EVT SrcVT = Src.getValueType();
254 EVT SizeVT = Size.getValueType();
|
| /external/llvm/include/llvm/CodeGen/ |
| SelectionDAGNodes.h | 79 const EVT *VTs;
159 inline EVT getValueType() const;
280 EVT getValueType() const { return Val.getValueType(); }
368 const EVT *ValueList;
387 static const EVT *getValueTypeList(EVT VT);
648 EVT getValueType(unsigned ResNo) const {
665 typedef const EVT* value_iterator;
736 static SDVTList getSDVTList(EVT VT) {
883 inline EVT SDValue::getValueType() const
[all...] |
| /external/llvm/lib/CodeGen/ |
| CallingConvLower.cpp | 77 << EVT(ArgVT).getEVTString() << '\n';
109 << EVT(VT).getEVTString() << '\n';
127 << EVT(ArgVT).getEVTString() << '\n';
146 << EVT(ArgVT).getEVTString() << '\n';
163 << EVT(VT).getEVTString() << '\n';
176 << EVT(VT).getEVTString() << '\n';
|
| TargetLoweringBase.cpp | 420 RTLIB::Libcall RTLIB::getFPEXT(EVT OpVT, EVT RetVT) {
436 RTLIB::Libcall RTLIB::getFPROUND(EVT OpVT, EVT RetVT) {
460 RTLIB::Libcall RTLIB::getFPTOSINT(EVT OpVT, EVT RetVT) {
510 RTLIB::Libcall RTLIB::getFPTOUINT(EVT OpVT, EVT RetVT) {
560 RTLIB::Libcall RTLIB::getSINTTOFP(EVT OpVT, EVT RetVT)
[all...] |
| /external/llvm/lib/Target/ARM/ |
| ARMISelLowering.h | 255 EVT getSetCCResultType(LLVMContext &Context, EVT VT) const override;
267 bool isDesirableToTransformToIntegerOp(unsigned Opc, EVT VT) const override;
272 bool allowsUnalignedMemoryAccesses(EVT VT, unsigned AddrSpace,
275 EVT getOptimalMemOpType(uint64_t Size,
282 bool isZExtFree(SDValue Val, EVT VT2) const override;
290 bool isLegalT2ScaledAddressingMode(const AddrMode &AM, EVT VT) const;
372 isShuffleMaskLegal(const SmallVectorImpl<int> &M, EVT VT) const override;
378 bool isFPImmLegal(const APFloat &Imm, EVT VT) const override;
477 unsigned getRegisterByName(const char* RegName, EVT VT) const override
[all...] |
| /external/llvm/lib/Target/PowerPC/ |
| PPCISelLowering.h | 353 MVT getScalarShiftAmountTy(EVT LHSTy) const override { return MVT::i32; }
356 EVT getSetCCResultType(LLVMContext &Context, EVT VT) const override;
398 unsigned getRegisterByName(const char* RegName, EVT VT) const override;
466 bool isTruncateFree(EVT VT1, EVT VT2) const override;
484 /// It returns EVT::Other if the type should be determined using generic
486 EVT
493 bool allowsUnalignedMemoryAccesses(EVT VT,
501 bool isFMAFasterThanFMulAndFAdd(EVT VT) const override
[all...] |
