Home | History | Annotate | Download | only in arm

Lines Matching refs:q13

243     vmull.s16   q13,d6,d0[3]                @// y1 * cos3(part of b1)
248 vmlal.s16 q13,d7,d2[1] @// y1 * cos3 - y3 * sin1(part of b1)
270 vmlal.s16 q13,d8,d3[3]
276 vmlsl.s16 q13,d9,d2[3]
318 vmlsl.s16 q13,d6,d1[1] @// y1 * cos3(part of b1)
323 vmlsl.s16 q13,d7,d0[1] @// y1 * cos3 - y3 * sin1(part of b1)
330 vmlsl.s16 q13,d8,d1[3]
336 vmlsl.s16 q13,d9,d3[1]
373 vadd.s32 q6,q7,q13
374 vsub.s32 q12,q7,q13
377 vsub.s32 q13,q8,q14
392 vqrshrn.s32 d18,q13,#shift_stage1_idct @// r5 = (a2 - b2 + rnd) >> 7(shift_stage1_idct)
420 vmull.s16 q13,d6,d2[3] @// y1 * cos3(part of b1)
425 vmlsl.s16 q13,d7,d0[1] @// y1 * cos3 - y3 * sin1(part of b1)
448 vmlal.s16 q13,d8,d2[1]
454 vmlal.s16 q13,d9,d3[1]
491 vmlsl.s16 q13,d6,d0[3] @// y1 * cos3(part of b1)
496 vmlal.s16 q13,d7,d1[3] @// y1 * cos3 - y3 * sin1(part of b1)
502 vmlal.s16 q13,d8,d3[3]
508 vmlsl.s16 q13,d9,d1[1]
545 vadd.s32 q3,q10,q13
546 vsub.s32 q12,q10,q13
549 vsub.s32 q13,q8,q14
559 vqrshrn.s32 d30,q13,#shift_stage1_idct @// r5 = (a2 - b2 + rnd) >> 7(shift_stage1_idct)
712 vmull.s16 q13,d6,d0[3] @// y1 * cos3(part of b1)
717 vmlal.s16 q13,d7,d2[1] @// y1 * cos3 - y3 * sin1(part of b1)
734 vmlal.s16 q13,d8,d3[3]
740 vmlsl.s16 q13,d9,d2[3]
768 vmlsl.s16 q13,d6,d1[1] @// y1 * cos3(part of b1)
773 vmlsl.s16 q13,d7,d0[1] @// y1 * cos3 - y3 * sin1(part of b1)
780 vmlsl.s16 q13,d8,d1[3]
786 vmlsl.s16 q13,d9,d3[1]
831 vadd.s32 q6,q7,q13
832 vsub.s32 q12,q7,q13
835 vsub.s32 q13,q8,q14
850 vqrshrn.s32 d18,q13,#shift_stage2_idct @// r5 = (a2 - b2 + rnd) >> 7(shift_stage1_idct)
870 vmull.s16 q13,d6,d2[3] @// y1 * cos3(part of b1)
875 vmlsl.s16 q13,d7,d0[1] @// y1 * cos3 - y3 * sin1(part of b1)
896 vmlal.s16 q13,d8,d2[1]
902 vmlal.s16 q13,d9,d3[1]
925 vmlsl.s16 q13,d6,d0[3] @// y1 * cos3(part of b1)
930 vmlal.s16 q13,d7,d1[3] @// y1 * cos3 - y3 * sin1(part of b1)
936 vmlal.s16 q13,d8,d3[3]
942 vmlsl.s16 q13,d9,d1[1]
982 vadd.s32 q3,q10,q13
983 vsub.s32 q12,q10,q13
986 vsub.s32 q13,q8,q14
996 vqrshrn.s32 d30,q13,#shift_stage2_idct @// r5 = (a2 - b2 + rnd) >> 7(shift_stage1_idct)
1085 @ registers free: q8,q14,q12,q13