Lines Matching refs:FrameReg
345 unsigned FrameReg, int &Offset,
361 if (FrameReg != ARM::SP) {
375 MI.getOperand(FrameRegIdx).ChangeToRegister(FrameReg, false);
388 AddDefaultPred(AddDefaultT1CC(MIB).addReg(FrameReg)
391 MI.getOperand(FrameRegIdx).ChangeToRegister(FrameReg, false);
403 emitThumbRegPlusImmediate(MBB, II, dl, DestReg, FrameReg, Offset, TII,
416 AddDefaultPred(AddDefaultT1CC(MIB).addReg(FrameReg).addImm(Mask));
418 MI.getOperand(FrameRegIdx).ChangeToRegister(FrameReg, false);
433 MI.getOperand(FrameRegIdx+1).ChangeToRegister(FrameReg, false);
442 unsigned NumBits = (FrameReg == ARM::SP) ? 8 : 5;
455 MI.getOperand(FrameRegIdx).ChangeToRegister(FrameReg, false);
461 if (NewOpc != Opcode && FrameReg != ARM::SP)
567 unsigned FrameReg = ARM::SP;
578 FrameReg = getFrameRegister(MF);
581 FrameReg = BasePtr;
589 if (RS && FrameReg == ARM::SP && RS->isScavengingFrameIndex(FrameIndex)){
601 MI.getOperand(FIOperandNum). ChangeToRegister(FrameReg, false /*isDef*/);
609 if (rewriteFrameIndex(MI, FIOperandNum, FrameReg, Offset, TII))
629 if (FrameReg == ARM::SP)
630 emitThumbRegPlusImmInReg(MBB, II, dl, TmpReg, FrameReg,
637 emitThumbRegPlusImmediate(MBB, II, dl, TmpReg, FrameReg, Offset, TII,
646 MI.getOperand(FIOperandNum+1).ChangeToRegister(FrameReg, false, false,
653 if (FrameReg == ARM::SP)
654 emitThumbRegPlusImmInReg(MBB, II, dl, VReg, FrameReg,
661 emitThumbRegPlusImmediate(MBB, II, dl, VReg, FrameReg, Offset, TII,
668 MI.getOperand(FIOperandNum+1).ChangeToRegister(FrameReg, false, false,
