Lines Matching refs:VA
336 CCValAssign &VA = RVLocs[i];
338 Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), OutVals[i], Flag);
342 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
448 CCValAssign &VA = ArgLocs[i];
449 if (VA.isMemLoc()) {
473 CCValAssign &VA = ArgLocs[i];
478 switch (VA.getLocInfo()) {
485 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
488 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
491 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
495 if (VA.isMemLoc()) {
496 unsigned LocMemOffset = VA.getLocMemOffset();
517 if (VA.isRegLoc()) {
518 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
861 CCValAssign &VA = ArgLocs[i];
867 if ( (VA.isRegLoc() && !Flags.isByVal())
868 || (VA.isRegLoc() && Flags.isByVal() && Flags.getByValSize() > 8)) {
872 EVT RegVT = VA.getLocVT();
877 RegInfo.addLiveIn(VA.getLocReg(), VReg);
882 RegInfo.addLiveIn(VA
887 } else if (VA.isRegLoc() && Flags.isByVal() && Flags.getByValSize() <= 8) {
891 assert(VA.isMemLoc());
898 ObjSize = VA.getLocVT().getStoreSizeInBits() >> 3;
901 StackLocation = HEXAGON_LRFP_SIZE + VA.getLocMemOffset();
915 InVals.push_back(DAG.getLoad(VA.getLocVT(), dl, Chain, FIN,
