Lines Matching refs:VA
1070 const CCValAssign &VA = RVLocs[i];
1071 if (VA.isRegLoc()) {
1072 Chain = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(), VA.getValVT(),
1077 assert(VA.isMemLoc());
1078 ResultMemLocs.push_back(std::make_pair(VA.getLocMemOffset(),
1148 CCValAssign &VA = ArgLocs[i];
1152 switch (VA.getLocInfo()) {
1156 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
1159 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
1162 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
1168 if (VA.isRegLoc()) {
1169 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
1171 assert(VA.isMemLoc());
1173 int Offset = VA.getLocMemOffset();
1313 CCValAssign &VA = ArgLocs[i];
1316 if (VA.isRegLoc()) {
1318 EVT RegVT = VA.getLocVT();
1330 RegInfo.addLiveIn(VA.getLocReg(), VReg);
1336 assert(VA.isMemLoc());
1338 unsigned ObjSize = VA.getLocVT().getSizeInBits()/8;
1341 << EVT(VA.getLocVT()).getEVTString()
1346 LRSaveSize + VA.getLocMemOffset(),
1352 ArgIn = DAG.getLoad(VA.getLocVT(), dl, Chain, FIN,
1488 CCValAssign &VA = RVLocs[i];
1489 if (VA.isRegLoc())
1491 assert(VA.isMemLoc());
1496 int Offset = VA.getLocMemOffset();
1497 unsigned ObjSize = VA.getLocVT().getSizeInBits() / 8;
1516 CCValAssign &VA = RVLocs[i];
1517 if (!VA.isRegLoc())
1520 Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), OutVals[i], Flag);
1525 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
