Lines Matching refs:src0
163 src_reg src0 = src_reg(),
336 vec4_instruction *emit(enum opcode opcode, dst_reg dst, src_reg src0);
339 src_reg src0, src_reg src1);
342 src_reg src0, src_reg src1, src_reg src2);
347 vec4_instruction *MOV(dst_reg dst, src_reg src0);
348 vec4_instruction *NOT(dst_reg dst, src_reg src0);
349 vec4_instruction *RNDD(dst_reg dst, src_reg src0);
350 vec4_instruction *RNDE(dst_reg dst, src_reg src0);
351 vec4_instruction *RNDZ(dst_reg dst, src_reg src0);
352 vec4_instruction *FRC(dst_reg dst, src_reg src0);
353 vec4_instruction *ADD(dst_reg dst, src_reg src0, src_reg src1);
354 vec4_instruction *MUL(dst_reg dst, src_reg src0, src_reg src1);
355 vec4_instruction *MACH(dst_reg dst, src_reg src0, src_reg src1);
356 vec4_instruction *MAC(dst_reg dst, src_reg src0, src_reg src1);
357 vec4_instruction *AND(dst_reg dst, src_reg src0, src_reg src1);
358 vec4_instruction *OR(dst_reg dst, src_reg src0, src_reg src1);
359 vec4_instruction *XOR(dst_reg dst, src_reg src0, src_reg src1);
360 vec4_instruction *DP3(dst_reg dst, src_reg src0, src_reg src1);
361 vec4_instruction *DP4(dst_reg dst, src_reg src0, src_reg src1);
362 vec4_instruction *CMP(dst_reg dst, src_reg src0, src_reg src1,
364 vec4_instruction *IF(src_reg src0, src_reg src1, uint32_t condition);
382 void emit_bool_comparison(unsigned int op, dst_reg dst, src_reg src0, src_reg src1);
393 void emit_dp(dst_reg dst, src_reg src0, src_reg src1, unsigned elements);
396 dst_reg dst, src_reg src0);
399 dst_reg dst, src_reg src0, src_reg src1);
407 void emit_math2_gen6(enum opcode opcode, dst_reg dst, src_reg src0, src_reg src1);
408 void emit_math2_gen4(enum opcode opcode, dst_reg dst, src_reg src0, src_reg src1);
409 void emit_math(enum opcode opcode, dst_reg dst, src_reg src0, src_reg src1);
455 struct brw_reg src0,
459 struct brw_reg src0,
463 struct brw_reg src0,
