Lines Matching full:spill
43 // Reserve some VGPRs to use as temp registers in case we have to spill VGPRs
133 default: llvm_unreachable("Invalid spill opcode");
207 // SGPR register spill
218 struct SIMachineFunctionInfo::SpilledReg Spill =
221 if (Spill.VGPR == AMDGPU::NoRegister) {
228 Spill.VGPR)
230 .addImm(Spill.Lane);
249 struct SIMachineFunctionInfo::SpilledReg Spill =
252 if (Spill.VGPR == AMDGPU::NoRegister) {
263 .addReg(Spill.VGPR)
264 .addImm(Spill.Lane)
291 // VGPR register spill
